您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog

VHDL/FPGA/Verilog 8194个

基于vhdl的数字钟完整工程文件

标签: vhdl 数字工程发布者:Even_Moon上传时间:2017-09-13
4 bit ALU 设计功能仿真和门级仿真结果

标签: bit ALU 仿真设计功能发布者:pore上传时间:2017-09-13
vhdl语言实现加减乘除计算器设计主程序模块

标签: vhdl 语言减计算器发布者:cenxudong4上传时间:2017-09-13
PWM generation,Altera standard function.

标签: generation function standard Altera 发布者:aspen上传时间:2017-09-12
基于FPGA单精度浮点除法器的实现

标签: FPGA 精度浮点除法器发布者:a6810121上传时间:2017-09-12
OFDM系统中的QAM调制

标签: OFDM QAM 调制发布者:vicegle上传时间:2017-09-12
VHDL的语言详解,很全,很好很强大 VHDL的语言详解,很全,很好很强大

标签: VHDL 语言发布者:yuanshuai440上传时间:2017-09-12
主要讲述了FPGA设计中的关键语言VHDL的学习

标签: FPGA VHDL 语言发布者:xackw上传时间:2017-09-12
将AD采样的八位比特转化为十进制数值大小

标签: 采样比特十进制数值发布者:x8610341上传时间:2017-09-11
利用CPLD对输入信号测量幅度

标签: CPLD 输入信号测量幅度发布者:wangshengzaishi上传时间:2017-09-11
用veirlog写成的七段显示器　可以把十进制转成七段显示器上面的显示数字

标签: veirlog 显示器十进制数字发布者:lanyiting1上传时间:2017-09-11
It is n-bit sequential divider in verilog language

标签: sequential language divider verilog 发布者:moxcki上传时间:2017-09-11
This approach, we feel, came very close to obtaining an image from the camera OV7620. Before we trie

标签: obtaining approach Before camera 发布者:xfzzp_0321上传时间:2017-09-11
The objective of this project is to create a driver for a camera module (we used the OV7620). After

标签: objective project create camera 发布者:l991090150上传时间:2017-09-11
基于现场可编程(FPGA)技术和硬件描述语言

标签: FPGA 现场可编程硬件描述语言发布者:qingriwanxia上传时间:2017-09-10
完整的TPC编译码VHDL程序

标签: VHDL TPC 编译码程序发布者:MOMO89752118上传时间:2017-09-10
verilog hdl经典例程

标签: verilog hdl 发布者:linux_open_lab上传时间:2017-09-10
this is a AMBA AHB code for master.

标签: master this AMBA code 发布者:ADGFS上传时间:2017-09-10
this is a code of AMBA AHB master protocol in verilog

标签: protocol verilog master this 发布者:jzp_home_2009上传时间:2017-09-10
一篇比较实用的论文

标签: 比较论文发布者:w277426078上传时间:2017-09-10
这是VERILOG语言编写的程序,可在FPGA板上运行.有很大的作用.谢谢.

标签: VERILOG FPGA 语言编写发布者:wugu0上传时间:2017-09-10
用vhdl编写的一个直流电机控制器

标签: vhdl 编写直流电机控制器发布者:a215290209上传时间:2017-09-09
异步FIFO的FPGA实现,XILINX FPGA, ISE ,VHDL语言实现

标签: FPGA XILINX FIFO VHDL 发布者:pjamytian上传时间:2017-09-09
用vhdl设计的一个FIFO存储器

标签: vhdl FIFO 存储器发布者:vicegle上传时间:2017-09-09
用vhdl语言编写的一个小的游戏

标签: vhdl 语言编写发布者:cq745上传时间:2017-09-09
一个关于汉字纠错码器的vhdl设计

标签: vhdl 汉字纠错码器发布者:xiaomaolv1017上传时间:2017-09-09
该项目在VGA显示器上显示8色竖彩条,使用的是verilog HDL语言编写

标签: verilog VGA HDL 项目发布者:tanhua1981上传时间:2017-09-09
FPGA实现的SPI串行通信可以方便的与微控器建立通信

标签: FPGA SPI 串行通信微控器发布者:feitiandy001上传时间:2017-09-09
1.8421码十进制计数器 2.分频系数为8

标签: 1.8421 十进制计数器分频系数发布者:chengshengwu123上传时间:2017-09-09
基于VHDL语言的32位单精度的浮点加法器

标签: VHDL 语言精度浮点发布者:hcwlxhyq上传时间:2017-09-09