ALTERA FPGA开发软件
-
封装封装封装封装封装
封装封装封装封装封装封装封装
-
quartusII13.0破解文件
quartusII13.0破解文件，亲测可用
-
Quartus_II_14.1_破解器
Quartus_II_14.1_破解器 将生成授权文件，需要手动填入你电脑的MAC地址。
-
Crack_QII_13.1_Windows_new密码12345 (1)
Windows版的
-
Altera SoC体系结构摘录-Altera SoC 软件开发工具流程
Altera SoC体系结构摘录-Altera SoC 软件开发工具流程
-
DS-5 V5.20Crack
DS-5 V5.20的破解文件 对应于Quartus 15.0的版本
-
scan4digit code
scan 4 digit code for rs232
-
quatus 14.0的破解文件
quatus 14.0的破解文件，包含window版以及linux版，windows版的解压密码为12345
-
QuartusII 9破解包
这是QUARTUSII 9的破解包，我试过，成功破解
-
ofdm系统整合的模块
这是一个ofdm系统整合的模块，比较实用，其中需要自己加入工程后调试成功
-
基于FPGA的步进电机定位控制系统的程序
这是一个勇VHDL硬件描述语言写出来的程序，希望大家喜欢。
-
HDL Designer Series 2010.2a win320
Mentor Graphics HDL Designer 工具套件，为客户带来生产力更高的设计输入、分析与管理功能，包括更强大的联机资料表格，无论设计复杂性如何，都能迅速建立高品质且结构良好的硬件描述语言。HDL Designer Series可协助工程师迅速输入和分析复杂的ASIC、FPGA和系统 ...
-
NC-SIM 5.40
NC-Sim工具进行逻辑验证，通常编写BFM是不可缺少的工作，而激励产生、结果分析和建模只能选择高级语言了。您推荐使用C/C++
-
ABEL4.0 0
ABEL设计软件是一种高级编译型可编程逻辑设计软件， 只需要输入符合语法规定的逻辑描述，就能设计各种不同类型 的PLD器件。这种软件可以对用户的逻辑设计进行语法检查、 逻辑化简、自动生成符合标准的JEDEC文件（“．JED”文件）， 还能将用户的设计要求与所选器件的功能相结合，分析检查用 户的设计目 ...
-
ispLEVER Starter0
简单的高速接口，FPGA和高速AD的接口编程-Simple high-speed
-
MAX+PLUSII 10.230
Max+plusⅡ是Altera公司提供的FPGA/CPLD开发集成环境，Altera是世界上最大可编程逻辑器件的供应商之一。Max+plusⅡ界面友好，使用便捷，被誉为业界最易用易学的EDA软件。在Max+plusⅡ上可以完成设计输入、元件适配、时序仿真和功能仿真、编程下载整个流程，它提供了一种与 ...
-
Precision RTL v2005b.1100
Actel公司与Mentor Graphics公司日前推出Mentor Graphics的Precision RTL综合工具最新版本。该版本利用Actel基于闪存的ProASIC Plus家族FPGA产品以提供更高的设计性能。
-
ispLEVER Classic0
在为所有 Xilinx® Virtex®-6 和 Spartan®-6 FPGA 产品系列提供全面生产支持的同时，ISE 12 版本作为业界唯一一款领域专用设计套件，不断发展和演进，可以为逻辑、数字信号处理(DSP)、嵌入式处理以及系统级设计提供互操作性设计流程和工具配置。此 ...
-
DriverStudio V2.70
DriverStudio V2.7文本编译工具Uedit32USB规范：USB1.1规范（中文和英文），USB2.0规范（英文），USB OTG规范（英文）各种USB驱动开发电子书籍企业板开发
-
win2kddk0
win2kDDK4图形驱动程序设计指南
-
Topweaver 1.10
Topweaver 一个很好用的ＨＤＬ设计工具，能够自动将子模块聚合成一个顶层文件，DLL/PLL资源为我们提供了很好的频率合成方法。但是一些时候人们依然通过编写HDL代码来实现时钟的分频，以实现特殊的分频系数，可调节的占空比和其它DLL/PLL不容易实现的功能。
-
BusHound 6.0.10
美国perisoft开发的专用于PC机各种总线数据包监视和控制的开发工具软件。 可以监控抓取串口，USB数据
-
Active HDL 8.4.30
ALDEC公司的Active-HDL是一个开放型的仿真工具。 可支持几乎所有的FPGA/CPLD厂商的产品，设计输入可以原理图或硬件描述语言或有限状态机 方式
-
Libero IDE 8.60
Actel Corporation Libero 集成设计环境(IDE) 为 FPGA 设计。新版本提供 SmartDesign, 使用户设计在一个更高的水平抽象。新工具随员支持所有Actel 的FPGAs, 包括并且基于闪光的, 低功率ProASIC3 和5 微瓦特Actel 园屋顶的小屋FPGA ...
-
System Generator 9.10
System Generator 8.1。用户将很快发现新版本带来的全新感觉。新版本中大大增强了Block Dialog Boxes的功能，许多模块的参数选择功能也得到了加强。
-
Debussy 50
Debussy软件 Debussy是NOVAS Software, Inc(思源科技)发展的HDL Debug & Analysis tool，这套软体主要不是用来跑模拟或看波形
-
Synplicity 9.6.20
软件具有极高的性能，有助于大幅提高工作效率，必将成为设计人员在 FPGA 或 ASIC 硬件中实现 DSP 功能时的首选技术
-
LeonardoSpectrum v2006a0
LeonardoSpectrum是Mentor公司出品的一款HDL逻辑综合软件
-
Prime Time 1.20
用PrimeTime进行静态时序分析. §2.2 PrimeTime进行时序分析的流程 使用PrimeTime对一个电路设计进行静态时序分析,
-
BusHound.rar
BusHound软件是由美国perisoft公司研制的一种专用于PC机各种总线数据包监视和控制的开发工具软件，其名“hound”的中文意思为“猎犬”，即指其能敏锐地感知到总线的丝毫变化。 Bus Hound是一个超级软件总线协议分析器，用于捕捉来自设备的协议包和输入输出操作,其优良特性如下： 支持 ...