SystemVerilog
SystemVerilog简称为SV语言，是一种相当新的语言，它建立在Verilog语言的基础上，是IEEE1364Verilog-2001标准的扩展增强，兼容Verilog2001，将硬件描述语言（HDL）与现代的高层级验证语言（HVL）结合了起来，并新近成为下一代硬件设计和验证的语言。
资源总数
45
SystemVerilog 热门资料
查看全部 45 份 →Systemverilog
FPGA的验证一直以来是不受重视的。 通常在RTL仿真后，采用SignalTap 和Chipscope来解决验证的问题。 当FPGA规模变大，编译时间很长，设计又很复杂时，这种方法的局限性就显露出来。 借鉴ASIC的验证概念，是解决这个问题...
2024-06-02
2
systemverilog+数字系统设计 Digital System Design with SystemVerilog
国外system verilog的教材，从最基础的数字电路讲起，覆盖system verilog的各个方面
2022-07-25
12