VHDL/FPGA/Verilog

📦 共 8,194 个资源 🗂️ 专业分类 ✅ 免费下载

basics of language vhdl , how it operates etc can be laernt

basics of language vhdl , how it operates etc can be laernt

fufuaihaitun 2017-09-27 173 次 29 K

language operates basics laernt
A VHDL program to simulate the behaviour of a device,

A VHDL program to simulate the behaviour of a device,

smashup 2017-09-26 77 次 985 K

behaviour simulate program device
vhdl source vhdl source vhdl source vhdl source vhdl source vhdl source vhdl source vhdl source vhdl

vhdl source vhdl source vhdl source vhdl source vhdl source vhdl source vhdl source vhdl source vhdl source vhdl source vhdl source

z3021440 2017-09-26 137 次 176 K

source vhdl
vhdl source vhdl source vhdl source vhdl source vhdl source vhdl source vhdl source vhdl source vhd

vhdl source vhdl source vhdl source vhdl source vhdl source vhdl source vhdl source vhdl source vhdl source vhdl source vhdl source vhdl source vhdl ...

yangbaochun 2017-09-26 146 次 116 K

source vhdl vhd
基于FPGA的直流电机的PWM控制和步进电机的细分驱动控制。使用VHDL语言编写

基于FPGA的直流电机的PWM控制和步进电机的细分驱动控制。使用VHDL语言编写，压缩包里是Quartus下的工程。

wangcong200500 2017-09-26 167 次 1167 K

FPGA VHDL PWM 直流电机
vhdl语言详解

vhdl语言详解，入门必看。建议初学者仔细阅读

cy_jing 2017-09-26 129 次 834 K

vhdl 语言
电子系统设计实例设计语言VHDL 实验仪器杭州康芯gw48eda 开发系统

电子系统设计实例设计语言VHDL 实验仪器杭州康芯gw48eda 开发系统

A15117704533 2017-09-26 150 次 3680 K

VHDL eda 48 gw
bch 编码和译码

bch 编码和译码，用硬件语言vhdl实现

Even_Moon 2017-09-25 189 次 172 K

bch 编码译码
四人抢答器

四人抢答器，用quartus编译过的，vhdl语言，说明详细，欢迎各位下载，

borisliuyuan 2017-09-25 177 次 324 K

抢答器
用VHDL设计四人抢答器,vhdl学习的基础

用VHDL设计四人抢答器,vhdl学习的基础，很好用

laoniu 2017-09-25 63 次 379 K

VHDL vhdl 抢答器
Genode FX is a composition of hardware and software components that enable the creation of fully fl

Genode FX is a composition of hardware and software components that enable the creation of fully fledged graphical user interfaces as system-on-chip ...

zxyxwd6 2017-09-24 119 次 1277 K

composition components hardware creation
VHDL source codes of a 65xx compatible cpu core. Version 302.

VHDL source codes of a 65xx compatible cpu core. Version 302.

foreverNewcomer 2017-09-24 50 次 29 K

compatible Version source codes
VHDL source codes of the FPGA64, a fpga implementation of the C64 computer. Version for the c-one fp

VHDL source codes of the FPGA64, a fpga implementation of the C64 computer. Version for the c-one fpga board.

gdmichael 2017-09-24 137 次 185 K

the implementation computer Version
Verilog, c and asm source codes of the Minimig system, a fpga implementation of the Amiga computer.

Verilog, c and asm source codes of the Minimig system, a fpga implementation of the Amiga computer. Version minimig-j used on the Minimig fpga board.

wodn76 2017-09-24 107 次 191 K

implementation the computer Verilog
自动售货机模型

自动售货机模型，可以设置商品价钱及数量。0.5元及1元投币。可以返回最多1.5元。

wanglp094 2017-09-24 179 次 318 K

自动售货机模型
基于FPGA的乐曲发生器设计

基于FPGA的乐曲发生器设计，以 EDA 技术为核心的能在可编程 ASIC 上进行系统芯片集成的新设计方法

evenxyz 2017-09-24 141 次 217 K

FPGA 发生器
4位微处理器系统的顶层描述代码

4位微处理器系统的顶层描述代码，本人亲自测试，代码很简单。明了。内容无毒。放心下载使用

hlwang523 2017-09-24 35 次 2 K

微处理器系统代码
全加器仿真程序代码

全加器仿真程序代码，本人亲自测试，代码简单，安全无毒。放心下载和使用。

yiranshamaoer 2017-09-24 69 次 2 K

全加器仿真程序代码
加法器和全加器参考程序

加法器和全加器参考程序，由VHDL代码编写。初学者可以看一看。内容无毒，下载请杀毒使用。

zhaoyanguangaaa 2017-09-24 84 次 2 K

加法器全加器参考程序
Interfacing to External Static Ram This module colntroller is for srams

Interfacing to External Static Ram This module colntroller is for srams

xinxinduan 2017-09-24 98 次 9 K

Interfacing colntroller External Static
基于verilog hdl的UART串口发送子程序。

基于verilog hdl的UART串口发送子程序。

wuliaowenti 2017-09-24 75 次 242 K

verilog UART hdl 串口发送
基于verilog hdl的UART串口接收子程序。

基于verilog hdl的UART串口接收子程序。

zjqkpgz 2017-09-24 133 次 1696 K

verilog UART hdl 串口接收
简易电子琴

简易电子琴，可以弹奏音乐。本课程设计主要内容是基于VHDL语言并利用数控分频器设计硬件电子琴，利用GW48作为课程开发硬件平台，键1至键8设计为电子琴键。某一个LED显示当前的按键的音节数。

SLing2008 2017-09-23 181 次 262 K

电子琴
在数据的输入过程中可完成并行数据和串行数据的转换

在数据的输入过程中可完成并行数据和串行数据的转换

pc1667pc1667 2017-09-23 37 次 4 K

数据并行数据串行数据输入
具有流水灯报点的数字钟实验含有报告

具有流水灯报点的数字钟实验含有报告，用VHDL编写

wwangllei 2017-09-23 26 次 50 K

流水灯数字实验报告
很多仪器都输出同步时钟

很多仪器都输出同步时钟，这是一个区毛刺的程序。编得很巧妙！

reed2453 2017-09-21 22 次 26442 K

仪器输出时钟
一个用vHDL语言编的同步程序

一个用vHDL语言编的同步程序，对图像处理人员有帮助哦

yashashi 2017-09-21 108 次 205 K

vHDL 语言程序
adder 4 + 4 bits, for use with a Altera, and 2 displays 7 segments

adder 4 + 4 bits, for use with a Altera, and 2 displays 7 segments

archimedes88 2017-09-20 128 次 2 K

displays segments Altera adder
基于VHDL（verilog）语言的UART的设计与实现。全面模仿AVR的UART功能

基于VHDL（verilog）语言的UART的设计与实现。全面模仿AVR的UART功能，与AVR直接实现接口调试。资料全面完整。

heyuyutu 2017-09-20 171 次 2005 K

UART verilog VHDL AVR
基于ALTERA公司的NIOSII的I2C总线传输应用设计

基于ALTERA公司的NIOSII的I2C总线传输应用设计

horse2000 2017-09-20 133 次 13152 K

ALTERA NIOSII I2C 总线传输

第 1 / 274 页