VHDL/FPGA/Verilog下载 - 7,989+免费资源

Genode FX is a composition of hardware and software components that enable the creation of fully fledged graphical user interfaces as system-on-chip ...

zxyxwd6 2017-09-24 119 次 1277 K

Genode hardware software GUI

VHDL source codes of a 65xx compatible cpu core. Version 302.

foreverNewcomer 2017-09-24 50 次 29 K

VHDL CPU FPGA 65xx

VHDL source codes of the FPGA64, a fpga implementation of the C64 computer. Version for the c-one fp

VHDL source codes of the FPGA64, a fpga implementation of the C64 computer. Version for the c-one fpga board.

gdmichael 2017-09-24 137 次 185 K

VHDL FPGA C64 C-one

Verilog, c and asm source codes of the Minimig system, a fpga implementation of the Amiga computer.

Verilog, c and asm source codes of the Minimig system, a fpga implementation of the Amiga computer. Version minimig-j used on the Minimig fpga board.

wodn76 2017-09-24 107 次 191 K

Verilog FPGA Amiga minimig

自动售货机模型

自动售货机模型，可以设置商品价钱及数量。0.5元及1元投币。可以返回最多1.5元。

wanglp094 2017-09-24 179 次 318 K

自动售货机投币系统商品管理

基于FPGA的乐曲发生器设计

基于FPGA的乐曲发生器设计，以 EDA 技术为核心的能在可编程 ASIC 上进行系统芯片集成的新设计方法

evenxyz 2017-09-24 141 次 217 K

FPGA 乐曲发生器 EDA技术

4位微处理器系统的顶层描述代码

4位微处理器系统的顶层描述代码，本人亲自测试，代码很简单。明了。内容无毒。放心下载使用

hlwang523 2017-09-24 35 次 2 K

微处理器顶层设计 Verilog

全加器仿真程序代码

全加器仿真程序代码，本人亲自测试，代码简单，安全无毒。放心下载和使用。

yiranshamaoer 2017-09-24 69 次 2 K

全加器仿真程序数字电路

加法器和全加器参考程序

加法器和全加器参考程序，由VHDL代码编写。初学者可以看一看。内容无毒，下载请杀毒使用。

zhaoyanguangaaa 2017-09-24 84 次 2 K

加法器全加器 VHDL 数字电路

Interfacing to External Static Ram This module colntroller is for srams

xinxinduan 2017-09-24 98 次 9 K

RAM 存储器接口

基于verilog hdl的UART串口发送子程序。

wuliaowenti 2017-09-24 75 次 242 K

Verilog UART 串口

基于verilog hdl的UART串口接收子程序。

zjqkpgz 2017-09-24 133 次 1696 K

Verilog UART 串口

简易电子琴

简易电子琴，可以弹奏音乐。本课程设计主要内容是基于VHDL语言并利用数控分频器设计硬件电子琴，利用GW48作为课程开发硬件平台，键1至键8设计为电子琴键。某一个LED显示当前的按键的音节数。

SLing2008 2017-09-23 181 次 262 K

电子琴 VHDL 数控分频器硬件设计

在数据的输入过程中可完成并行数据和串行数据的转换

pc1667pc1667 2017-09-23 37 次 4 K

并行转串行串行通信数据转换

具有流水灯报点的数字钟实验含有报告

具有流水灯报点的数字钟实验含有报告，用VHDL编写

wwangllei 2017-09-23 26 次 50 K

VHDL FPGA 数字钟流水灯

很多仪器都输出同步时钟

很多仪器都输出同步时钟，这是一个区毛刺的程序。编得很巧妙！

reed2453 2017-09-21 22 次 26442 K

时钟同步去毛刺数字电路时序控制

一个用vHDL语言编的同步程序

一个用vHDL语言编的同步程序，对图像处理人员有帮助哦

yashashi 2017-09-21 108 次 205 K

VHDL 同步程序图像处理硬件描述语言

adder 4 + 4 bits, for use with a Altera, and 2 displays 7 segments

archimedes88 2017-09-20 128 次 2 K

FPGA Altera 加法器七段显示

基于VHDL（verilog）语言的UART的设计与实现。全面模仿AVR的UART功能

基于VHDL（verilog）语言的UART的设计与实现。全面模仿AVR的UART功能，与AVR直接实现接口调试。资料全面完整。

heyuyutu 2017-09-20 171 次 2005 K

VHDL Verilog UART设计 FPGA

基于ALTERA公司的NIOSII的I2C总线传输应用设计

horse2000 2017-09-20 133 次 13152 K

Nios II I2C bus FPGA embedded systems

基于ALTERA公司的NIOSII的GPS信息接收系统的设计

huanzhudev 2017-09-20 100 次 13071 K

Nios II GPS FPGA embedded systems

基于ALTERA公司的NIOSII的对对碰游戏的设计

anlan001 2017-09-20 26 次 12301 K

Nios II matching game FPGA gaming