虫虫虫开发者社区

上传资源

基于verilog hdl的UART串口接收子程序。

VHDL/FPGA/Verilog 1696 K 133 次下载 2017-09-24

资源详细信息

文件格式

RAR

文件大小

1696 K

资源分类

VHDL/FPGA/Verilog

上传者

发布时间

2017-09-24 00:11

下载统计

133 次

所需积分

2 积分

基于verilog hdl的UART串口接收子程序。 - 资源详细说明

基于verilog hdl的UART串口接收子程序。

基于verilog hdl的UART串口接收子程序。 - 源码文件列表

本资源包含 100 个源码文件支持在线预览，点击文件名即可查看

1

_info

2

_primary.vhd

3

_primary.vhd

4

uart_rxd.vht

5

_primary.vhd

6

_vmake

7

uart_rxd.v

8

_primary.vhd

9

uart_rxd.vt

10

_primary.vhd

11

_primary.vhd

12

_primary.vhd

13

_primary.vhd

14

_primary.vhd

15

_primary.vhd

查看完整源码列表 (共 100 个文件) →

温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载基于verilog hdl的UART串口接收子程序。

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

下载说明与使用指南

下载说明

本资源需消耗 2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用

使用说明

下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用

积分获取方式

上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →

相关技术标签

点击标签浏览更多相关VHDL/FPGA/Verilog资源：

#Verilog #UART #串口

相关VHDL/FPGA/Verilog资源推荐