欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
基于verilog hdl的UART串口发送子程序。
基于verilog hdl的UART串口发送子程序。
VHDL/FPGA/Verilog
242 K
75 次下载
2017-09-24
资源详细信息
文件格式
RAR
文件大小
242 K
资源分类
VHDL/FPGA/Verilog
上传者
wuliaowenti
发布时间
2017-09-24 00:13
下载统计
75
次
所需积分
2 积分
基于verilog hdl的UART串口发送子程序。 - 资源详细说明
基于verilog hdl的UART串口发送子程序。
基于verilog hdl的UART串口发送子程序。 - 源码文件列表
本资源包含 100 个源码文件
支持在线预览,点击文件名即可查看
1
uart_txd.root_partition.cmp.dfp
查看源码
2
uart_txd.root_partition.map.dpi
查看源码
3
uart_txd.root_partition.map.hdbx
查看源码
4
uart_txd.root_partition.cmp.atm
查看源码
5
uart_txd.root_partition.map.atm
查看源码
6
uart_txd.root_partition.cmp.rcf
查看源码
7
uart_txd.root_partition.map.kpt
查看源码
8
uart_txd.root_partition.cmp.hdbx
查看源码
9
uart_txd.root_partition.cmp.kpt
查看源码
10
uart_txd.root_partition.cmp.logdb
查看源码
11
readme
查看源码
12
uart.mpf
查看源码
13
_primary.dbs
查看源码
14
_primary.dat
查看源码
15
_primary.vhd
查看源码
查看完整源码列表 (共 100 个文件) →
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 基于verilog hdl的UART串口发送子程序。
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#Verilog
#UART
#串口
相关VHDL/FPGA/Verilog资源推荐
1
基于
Verilog
hdl的
UART
串口
发送子程序。
基于Verilog hdl的UART串口发送子程序。...
2017-09-24
75 次
1143 浏览
2
基于
Verilog
hdl的
UART
串口
接收子程序。
基于Verilog hdl的UART串口接收子程序。...
2017-09-24
133 次
1107 浏览
3
Verilog
HDL
串口
发送程序
Verilog HDL 串口发送程序,在ACTEL Fusion FPGA上实验成功 ,和大家一起分享!^_^...
2016-07-17
37 次
1068 浏览
4
UART
串口
的传送
Verilog
原程序
UART串口的传送Verilog原程序,已经经过了编译仿真...
2014-01-14
32 次
1071 浏览
5
STM8S-
UART
串口
发送程序
该文档为STM8SUART串口发送程序介绍,是一份不错的参考文档,可以看一看。...
2022-12-19
10 次
9579 浏览
6
Verilog
hdl
UART
I2c 接口源码,通过UART 收发查看数据是否正确。...
2024-11-06
7 次
7994 浏览
7
Verilog
HDL的PLI子程序接口
Verilog HDL的PLI子程序接口,用于与用户C程序在2个方向上传输数据,可用xilinx ISE,qUARTusii或modelsim仿真,...
2013-12-09
22 次
1107 浏览
8
硬件
UART
源程序
Verilog
HDL
硬件UART源程序Verilog HDL,即相关文档...
2015-04-25
181 次
1073 浏览
9
UART
using
Verilog
hdl
UART using Verilog hdl...
2017-07-21
35 次
1077 浏览
10
Verilog
串口
发送模块
适用于嵌入式系统开发中的通信模块设计,提供完整的Verilog串口发送逻辑实现,包含时序控制与数据打包功能,适合用于教学实践与硬件验证。...
2026-01-22
3 次
79 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源