欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
自己编写的串口UART的接收Verilog模块
自己编写的串口UART的接收Verilog模块
VHDL/FPGA/Verilog
3 K
55 次下载
2014-01-25
资源详细信息
文件格式
RAR
文件大小
3 K
资源分类
VHDL/FPGA/Verilog
上传者
edan1181
发布时间
2014-01-25 03:54
下载统计
55
次
所需积分
2 积分
自己编写的串口UART的接收Verilog模块 - 资源详细说明
自己编写的串口UART的接收Verilog模块,支持中断和查询方式接收,对信号的畸变适应能力强。
自己编写的串口UART的接收Verilog模块 - 源码文件列表
本资源包含 1 个源码文件
支持在线预览,点击文件名即可查看
1
rxd.v
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 自己编写的串口UART的接收Verilog模块
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#UART
#Verilog
#串口接收
#中断
#查询方式
相关VHDL/FPGA/Verilog资源推荐
1
自己编写的串口
UART
的接收
Verilog
模块
自己编写的串口UART的接收Verilog模块,支持中断和查询方式接收,对信号的畸变适应能力强。...
2014-01-25
55 次
1111 浏览
2
自己编写的串口
UART
发送的
Verilog
模块。与FIFO连接
自己编写的串口UART发送的Verilog模块。与FIFO连接,可以实现自动连续发送。...
2013-12-28
84 次
1132 浏览
3
自己编写的
UART
模块用VHDL实现
自己编写的UART模块用VHDL实现,简单实用...
2016-08-10
136 次
1078 浏览
4
自己实用
Verilog
编写的
UART
程序
自己实用Verilog编写的UART程序,1位开始位,8位数据位,1位停止位,本测试程序配置完管脚后,实用串口大师发送数据,则返回数据为发送数据+1...
2014-01-26
130 次
1081 浏览
5
基于
Verilog
hdl的
UART
串口接收
子程序。
基于Verilog hdl的UART串口接收子程序。...
2017-09-24
133 次
1107 浏览
6
自己写的串口收发程序
自己写的串口收发程序,使用线程和windows api函数实现,对做串口通信有很大帮助。...
2013-12-28
137 次
1074 浏览
7
自己编写的PWM模块
自己编写的PWM模块,通过SOPC和NIOSII IDE软件控制,控制DE2开发板上的小灯忽明忽暗...
2013-12-13
114 次
1027 浏览
8
自己做的VB
串口接收
程序
自己做的VB串口接收程序,用的MSCOMM实现。...
2014-01-11
86 次
1058 浏览
9
用
Verilog
写的串口通信模块(发射模块)
用Verilog写的串口通信模块(发射模块)...
2023-11-01
7 次
8556 浏览
10
一个用
Verilog
实现的fpga上的
UART
接口模块
一个用Verilog实现的fpga上的UART接口模块,包括测试模块和实体,并实现了输出接口和状态接口。...
2014-07-19
146 次
1203 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源