自己编写的UART模块用VHDL实现

相 关 资 源

• 自己编写的UART模块用VHDL实现免费下载

  资源简介：自己编写的UART模块用VHDL实现，简单实用

  标签： UART VHDL 编写 模块

  上传时间： 2016-08-10

  上传用户：

• 一个自己编写的小型超市管理系统,实现比较简单的功能,供初学者学习参考用.免费下载

  资源简介：一个自己编写的小型超市管理系统,实现比较简单的功能,供初学者学习参考用.

  标签： 编写 比较 初学者 超市管理系统

  上传时间： 2015-10-06

  上传用户：dianxin61

• MSP430_LCD1602_C_H_Test_Good.rar 使用MSP430单片机控制液晶模块LCD1602 自己编写的 测试好用免费下载

  资源简介：MSP430_LCD1602_C_H_Test_Good.rar 使用MSP430单片机控制液晶模块LCD1602 自己编写的 测试好用

  标签： 1602 C_H_Test_Good MSP 430

  上传时间： 2013-12-07

  上传用户：watch100

• 单片机与PC机的通信,下位机用汇编写的,上位机用VB实现.免费下载

  资源简介：单片机与PC机的通信,下位机用汇编写的,上位机用VB实现.

  标签： 单片机 PC机 下位机 上位机

  上传时间： 2013-12-26

  上传用户：huql11633

• 自己编写的任意分频VHDL程序免费下载

  资源简介：自己编写的任意分频VHDL程序，程序简单，以供大家分享！

  标签： VHDL 编写 分频 程序

  上传时间： 2015-10-05

  上传用户：xjz632

• 我自己编写的一个保护模式下实现任务切换的系统软件免费下载

  资源简介：我自己编写的一个保护模式下实现任务切换的系统软件，并加载运新了电梯控制系统。

  标签： 编写 保护模式 任务切换 系统软件

  上传时间： 2014-01-14

  上传用户：pompey

• 自己编写的时分复用程序！！！！！！！！自己编写的免费下载

  资源简介：自己编写的时分复用程序！！！！！！！！自己编写的，加入了噪声

  标签： 编写 时分复用 程序

  上传时间： 2013-12-09

  上传用户：invtnewer

• 自己编写的一个spring框架下实现文件上传的例子免费下载

  资源简介：自己编写的一个spring框架下实现文件上传的例子

  标签： spring 编写 文件上传

  上传时间： 2016-11-27

  上传用户：小眼睛LSL

• VHDL设计实体的基本结构 VHDL的语言要素 用VHDL实现电路设计的方法 VHDL设计流程免费下载

  资源简介：VHDL设计实体的基本结构 VHDL的语言要素 用VHDL实现电路设计的方法 VHDL设计流程

  标签： VHDL 实体 基本结构 语言

  上传时间： 2014-01-06

  上传用户：dongbaobao

• 自己编写的PWM模块免费下载

  资源简介：自己编写的PWM模块，通过SOPC和NIOSII IDE软件控制，控制DE2开发板上的小灯忽明忽暗

  标签： PWM 编写 模块

  上传时间： 2013-12-13

  上传用户：宋桃子

• 自己编写的C++免费下载

  资源简介：自己编写的C++，用DEV-C++编译， 求一个有序的数组的众数，用数组实现，效率很高，时间复杂是O（n)

  标签： 编写

  上传时间： 2013-12-18

  上传用户：lijianyu172

• 我自己编写的字符串类免费下载

  资源简介：我自己编写的字符串类，可以实现一些简单的功能，如赋值、加法、字符串比较、下边运算符重载等！

  标签： 编写 字符串

  上传时间： 2013-12-23

  上传用户：ynwbosss

• 这是本人自己编写的java应用程序免费下载

  资源简介：这是本人自己编写的java应用程序，实现了文件拷贝功能！双击。bat文件，即可运行该程序

  标签： java 编写 应用程序

  上传时间： 2016-05-10

  上传用户：zl5712176

• 自己编写的程序免费下载

  资源简介：自己编写的程序，用jacobi方法来求解对称矩阵的特征值还有用OR算法以及反幂法来求解特征值。

  标签： 编写 程序

  上传时间： 2017-05-13

  上传用户：

• 自己编写的串口UART发送的Verilog模块。与FIFO连接免费下载

  资源简介：自己编写的串口UART发送的Verilog模块。与FIFO连接，可以实现自动连续发送。

  标签： Verilog UART FIFO 编写

  上传时间： 2013-12-28

  上传用户：BIBI

• 用VHDL实现占空比1：1的通用分频模块免费下载

  资源简介：用VHDL实现占空比1：1的通用分频模块，非常实用，欢迎大家下载

  标签： VHDL 分频 模块

  上传时间： 2013-12-19

  上传用户：皇族传媒

• 我自己用VHDL实现编的dds免费下载

  资源简介：我自己用VHDL实现编的dds，能实现正弦波，方波，三角波。

  标签： VHDL dds

  上传时间： 2015-05-16

  上传用户：xhz1993

• 柯西雪花,用VB实现的柯西雪花程序.自己编写的.免费下载

  资源简介：柯西雪花,用VB实现的柯西雪花程序.自己编写的.

  标签： 程序 编写

  上传时间： 2015-05-18

  上传用户：qweqweqwe

• VHDL语言编写的中断模块,是个一般性的设计,可以很容易修改到你自己的设计中去.免费下载

  资源简介：VHDL语言编写的中断模块,是个一般性的设计,可以很容易修改到你自己的设计中去.

  标签： VHDL 语言 编写 中断模块

  上传时间： 2015-06-03

  上传用户：英雄

• 自己编写的VHDL语言来实现的四倍频电路免费下载

  资源简介：自己编写的VHDL语言来实现的四倍频电路，自我感觉还可以，也通过了编译，如果有需要就下载去看看吧

  标签： VHDL 编写 倍频电路 语言

  上传时间： 2014-01-26

  上传用户：ruan2570406

• 自己编写的VHDL语言来实现的lpm_inv0电路免费下载

  资源简介：自己编写的VHDL语言来实现的lpm_inv0电路，自我感觉还可以，也通过了编译，如果有需要就下载去看看吧

  标签： lpm_inv VHDL 编写 电路

  上传时间： 2014-12-04

  上传用户：asasasas

• 用VHDL编写的UART源程序免费下载

  资源简介：用VHDL编写的UART源程序，请需要的朋友下载

  标签： VHDL UART 编写 源程序

  上传时间： 2015-11-11

  上传用户：磊子226

• 自己编写的用普通IO口模拟实现的IIC协议免费下载

  资源简介：自己编写的用普通IO口模拟实现的IIC协议，为主发送模式。CPU为MB91302.

  标签： IIC 编写 IO口 模拟

  上传时间： 2016-01-03

  上传用户：佳期如梦

• 自己编写的串口UART的接收Verilog模块免费下载

  资源简介：自己编写的串口UART的接收Verilog模块，支持中断和查询方式接收，对信号的畸变适应能力强。

  标签： Verilog UART 编写 串口

  上传时间： 2014-01-25

  上传用户：15071087253

• 用VHDL语言编写的MCU8051模块免费下载

  资源简介：用VHDL语言编写的MCU8051模块，结构清晰，十分有用

  标签： VHDL 8051 MCU 语言

  上传时间： 2014-11-08

  上传用户：lnnn30

• 实现MB-OFDM UWB 中的Viterbi译码功能； 包括自己编写的viterbi译码模块和调用matlab内部viterbi译码模块的代码和调试代码； 内嵌了各种去打孔的代码免费下载

  资源简介：实现MB-OFDM UWB 中的Viterbi译码功能； 包括自己编写的viterbi译码模块和调用matlab内部viterbi译码模块的代码和调试代码； 内嵌了各种去打孔的代码，所有MB-OFDM中可能的形式；

  标签： viterbi MB-OFDM Viterbi matlab

  上传时间： 2014-01-06

  上传用户：lwwhust

• 用VHDL实现的电子琴中的音乐播放模块免费下载

  资源简介：用VHDL实现的电子琴中的音乐播放模块，可以实现自动播放以及手动播放功能

  标签： VHDL 电子琴 模块 音乐播放

  上传时间： 2013-12-28

  上传用户：trepb001

• 有实验结果,用MOSIN6编写的,是Verilog HDL语言实现的. 练习三 利用条件语句实现计数分频时序电路 实验目的： 1. 掌握条件语句在简单时序模块设计中的使用； 2. 学习在Ver免费下载

  资源简介：有实验结果,用MOSIN6编写的,是Verilog HDL语言实现的. 练习三 利用条件语句实现计数分频时序电路 实验目的： 1. 掌握条件语句在简单时序模块设计中的使用； 2. 学习在Verilog模块中应用计数器； 3. 学习测试模块的编写、综合和不同层次的仿真。 练习四 ...

  标签： Verilog MOSIN6 HDL Ver

  上传时间： 2016-11-19

  上传用户：mhp0114

• 用VHDL实现的一个UART控制器免费下载

  资源简介：用VHDL实现的一个UART控制器，输入时钟为33M

  标签： VHDL UART 控制器

  上传时间： 2014-01-23

  上传用户：cuiyashuo

• 用VHDL实现秒表的功能免费下载

  资源简介：用VHDL实现秒表的功能，具有秒表功能,有分、秒显示，后期可以自己添加闹钟的模块。

  标签： VHDL

  上传时间： 2016-12-20

  上传用户：aeiouetla