自己在ISE下用VHDL写的UART

提供《在ISE环境下用VHDL写的8*9FIFO》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 1054 K），包含相关硬件原理图参考、开发文档或源代码工程。

自己编写的UART模块用VHDL实现，简单实用

自己实用Verilog编写的UART程序，1位开始位，8位数据位，1位停止位，本测试程序配置完管脚后，实用串口大师发送数据，则返回数据为发送数据+1

提供《fpga里实现uart，vhdl语言写的ise工程文件》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 22 K），包含相关硬件原理图参考、开发文档或源代码工程。

提供《在xilinx的ise环境下用vhdl编写的一个时钟程序。》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 28 K），包含相关硬件原理图参考、开发文档或源代码工程。

提供《UART 的VHDL源代码。可在ISE, Max-Plus II,等开发环境下实现。》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 59 K），包含相关硬件原理图参考、开发文档或源代码工程。