源码工程 VHDL/FPGA/Verilog 人工审核无毒

在xilinx的ise环境下用vhdl编写的一个时钟程序。

所属分类 VHDL/FPGA/Verilog
文件大小 28 K
文件格式 RAR 文件
累计下载 90 次
分享作者
发布日期

资料详细技术说明

在xilinx的ise环境下用vhdl编写的一个时钟程序。

压缩包内文件清单(共 12 个文件)

已自动扫描归档包内目录结构与文件清单 源码与文本文档支持点击「在线阅读」,二进制/媒体文件请下载压缩包后使用
1 FILE
clock.jid 51 B
包内组件
2 FILE
clock.xst 773 B
包内组件
3 FILE
clock._prj 112 B
包内组件
4 FILE
_map.rsp 64 B
包内组件
5 FILE
_prepar.rsp
包内组件
6 FILE
__filesallclean.fac 460 B
包内组件
7 FILE
__clock_2prj_exewrap.rsp 111 B
包内组件
8 FILE
__impact.rsp 63 B
包内组件
9 FILE
__edntongd_exewrap.rsp 57 B
包内组件
10 FILE
bitgen.rsp 545 B
包内组件
11 FILE
clock.prj 100 B
包内组件
12 FILE
clock.npl 409 B
包内组件

相关VHDL/FPGA/Verilog资料推荐

下载与解压说明

下载积分规则

  • 本资源下载仅需 2 积分
  • 24 小时内重复下载免扣积分
  • VIP 会员享专属免积分高速通道

文件解压指南

  • 推荐使用 7-Zip 或新版 WinRAR 解压
  • 原理图与 PCB 请使用对应 EDA 软件打开
  • 压缩包内源码可直接在上方在线预览

免费获取积分