欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
我自己用vhdl实现编的dds
我自己用vhdl实现编的dds
VHDL/FPGA/Verilog
86 K
149 次下载
2015-05-16
资源详细信息
文件格式
RAR
文件大小
86 K
资源分类
VHDL/FPGA/Verilog
上传者
wg204wg
发布时间
2015-05-16 00:24
下载统计
149
次
所需积分
2 积分
我自己用vhdl实现编的dds - 资源详细说明
我自己用vhdl实现编的dds,能实现正弦波,方波,三角波。
我自己用vhdl实现编的dds - 源码文件列表
本资源包含 47 个源码文件
支持在线预览,点击文件名即可查看
1
reg32b.acf
查看源码
2
rom_inst.tdf
查看源码
3
rom.tdf
查看源码
4
rom.acf
查看源码
5
ddsc.vhd
查看源码
6
sin_rom.mif
查看源码
7
rom.mmf
查看源码
8
sin_rom.vhd
查看源码
9
rom_inst.vhd
查看源码
10
adder32b.acf
查看源码
11
rom.inc
查看源码
12
ddsc(8).cnf
查看源码
13
ddsc.hif
查看源码
14
reg10b.hif
查看源码
15
lib.dls
查看源码
查看完整源码列表 (共 47 个文件) →
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 我自己用vhdl实现编的dds
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#VHDL
#DDS
#信号发生器
相关VHDL/FPGA/Verilog资源推荐
1
我自己用
VHDL
实现编的
DDS
我自己用VHDL实现编的DDS,能实现正弦波,方波,三角波。...
2015-05-16
149 次
1125 浏览
2
用
VHDL
实现的
DDS
用VHDL实现的DDS,可输出正弦、余弦波形。将所有文件放在一个工程文件里,再分别生存模块,按原理图连接及可...
2014-07-27
101 次
1077 浏览
3
自己编写的UART模块用
VHDL
实现
自己编写的UART模块用VHDL实现,简单实用...
2016-08-10
136 次
1078 浏览
4
DDS
的
VHDL
实现
DDS的VHDL实现,直接数字合成器DDS,是一种数字式的频率合成器,它的优点是易于控制,频率切换速度快。...
2024-06-29
4 次
8989 浏览
5
我自己写的
VHDL
程序
我自己写的VHDL程序,内有画图器,ram 和控制ram。还有test bentch。...
2014-01-23
112 次
1064 浏览
6
用
VHDL
实现的
DDS
逻辑
用VHDL实现的DDS逻辑,大家可以参考下...
2013-12-16
193 次
1088 浏览
7
我自己用VC编的
我自己用VC编的,一个医院病人信息管理系统,能实现病人信息的录入,查找,删除等功能....
2016-04-18
101 次
1068 浏览
8
我自己编的
我自己编的,初学者,算是不错了,不好也不用骂我,我好用心去做的罗...
2015-08-09
62 次
1051 浏览
9
自己使用
VHDL
语言编写的24位寄存器.主要用于
DDS
中
自己使用VHDL语言编写的24位寄存器.主要用于DDS中...
2013-12-27
32 次
1138 浏览
10
我自己用C语言编的
我自己用C语言编的,用于计算二元变异遗传算法的程序。...
2013-12-31
38 次
1075 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源