欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
用VHDL实现的DDS逻辑
用VHDL实现的DDS逻辑
VHDL/FPGA/Verilog
3 K
193 次下载
2013-12-16
资源详细信息
文件格式
RAR
文件大小
3 K
资源分类
VHDL/FPGA/Verilog
上传者
jaysdy1117
发布时间
2013-12-16 13:16
下载统计
193
次
所需积分
2 积分
用VHDL实现的DDS逻辑 - 资源详细说明
用VHDL实现的DDS逻辑,大家可以参考下
用VHDL实现的DDS逻辑 - 源码文件列表
本资源包含 1 个源码文件
支持在线预览,点击文件名即可查看
1
dds 程序.txt
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 用VHDL实现的DDS逻辑
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#VHDL
#DDS
#直接数字频率合成
#FPGA设计
相关VHDL/FPGA/Verilog资源推荐
1
用
VHDL
实现的
DDS
逻辑
用VHDL实现的DDS逻辑,大家可以参考下...
2013-12-16
193 次
1088 浏览
2
用
VHDL
实现的
DDS
用VHDL实现的DDS,可输出正弦、余弦波形。将所有文件放在一个工程文件里,再分别生存模块,按原理图连接及可...
2014-07-27
101 次
1078 浏览
3
DDS
的
VHDL
实现
DDS的VHDL实现,直接数字合成器DDS,是一种数字式的频率合成器,它的优点是易于控制,频率切换速度快。...
2024-06-29
4 次
8989 浏览
4
练习用
VHDL
设计逻辑
练习用VHDL设计逻辑,用VHDL设计一个3-8译码器,对其进行时序仿真...
2014-01-15
79 次
1032 浏览
5
用
VHDL
描述的74ls163,模拟实现其时序逻辑功能
用VHDL描述的74ls163,模拟实现其时序逻辑功能...
2016-12-22
82 次
1207 浏览
6
我自己用
VHDL
实现编的
DDS
我自己用VHDL实现编的DDS,能实现正弦波,方波,三角波。...
2015-05-16
149 次
1125 浏览
7
VHDL
基本逻辑源码
实用VHDL逻辑电路源码合集,包含全加器、半加器、分频器、可逆计数器及跑马灯等经典模块,适用于数字系统设计与验证,工程师快速实现基础功能模块开发。...
2026-02-25
1 次
46 浏览
8
利用感知器算法实现逻辑或和逻辑与功能,实现成功
利用感知器算法实现逻辑或和逻辑与功能,实现成功...
2014-01-06
127 次
1172 浏览
9
本程序用
VHDL
语言实现二输入或门的逻辑功能
本程序用VHDL语言实现二输入或门的逻辑功能,程序简单明了,可供初学VHDL语言者参考。...
2016-01-09
59 次
1373 浏览
10
常用数字逻辑功能都在CPLD器件上用
VHDL
语言实现
利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、调试...
2013-08-11
117 次
1077 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源