_primary.vhd

基于verilog hdl的UART串口接收子程序。

library verilog;
use verilog.vl_types.all;
entity uart_rxd_vlg_vec_tst is
end uart_rxd_vlg_vec_tst;