verilog

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

共 3,100 份资源
源代码 6,383

verilog 热门资料

查看全部 3,100 份 →
PDF文档

  本文简单讨论并总结了VHDL、Verilog，System verilog 这三中语言的各自特点和区别As the number of enhancements to variousHardware Descripti...

103 次下载
PDF文档

  本文简单讨论并总结了VHDL、Verilog，System verilog 这三中语言的各自特点和区别As the number of enhancements to variousHardware Descripti...

129 次下载
PDF文档

verilog，4、5分频器，5分频器占空比3：2...

83 次下载
PDF文档

verilog，hdl的循环冗余码的编码解码器，里面有三个文档。...

138 次下载
PDF文档

verilog，异步一进一出的例子，空满的标志。...

62 次下载

verilog 源代码

查看全部 6,383 份 →
verilog+
verilog
verilog
verilog+
verilog
verilog

verilog技术资料简介

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]