VHDL/FPGA/Verilog下载 - 7,989+免费资源

USB2_V例子工程是一个FPGA数据通过USB2.0传输到PC机的示例.

流水线乘法器与加法器开发环境：Modelsim（verilog hdl）

计数器

计数器，用VHDL实现，先6分频，再10分频，24分频，同时可做万年历

VIRTEX4 概述 ,展现了新一代的塞林斯公司的FPGA 的整体概况

newyearday 2017-09-01 48 249 K

FPGA Virtex4 Xilinx

Quartus appendix - Can be useful if you start using quartus II to code in verilog

wuqiweipp 2017-09-01 52 344 K

Quartus Verilog FPGA

RGB to Y CB CR conversion source code in VHDL

Rosa_ 2017-09-01 140 46 K

RGB YCbCr VHDL

BJ-EPM240V2实验例程以及说明文档实验之BJ-EPM240学习板使用指南

BJ-EPM240V2实验例程以及说明文档实验之十五Quartus II调用ModelSim仿真实例

BJ-EPM240V2实验例程以及说明文档实验之十二接口扩展应用

BJ-EPM240V2实验例程以及说明文档实验之十IIC通信实验

BJ-EPM240V2实验例程以及说明文档实验之七VGA接口实验

利用 VHDL 语言进行串行通信设计是一种很有效的方法 ,其原理简单 ,可靠性高 ,又可以根据需要自行设定传输速率 ,与传统的串行通信设计相比具有独特的优势.文章还对在软件开发过程中应注意的事项作

利用 VHDL 语言进行串行通信设计是一种很有效的方法 ,其原理简单 ,可靠性高 ,又可以根据需要自行设定传输速率 ,与传统的串行通信设计相比具有独特的优势.文章还对在软件开发过程中应注意的事项作了说明.

I2S fpga interface ip design from xess

hudun2006 2017-08-31 72 138 K

I2S FPGA 音频接口

These programs are vhdl

组合逻辑单元设计电路

组合逻辑单元设计电路，有8个功能！都是普通的逻辑运算

流水灯和跑马灯的程序已经编译可以用是quartus的开发环境

该系统利用VHDL语言、PLD设计出租车计费系统

该系统利用VHDL语言、PLD设计出租车计费系统，以MAX+PLUSⅡ软件作为开发平台，设计了出租车计费器系统程序并进行了程序仿真。使其实现计费以及预置和模拟汽车启动、停止、暂停等功能，并动态扫描显示车费数目。

FPGA　VHDL　语言的的士计费系统！与现有的的士计费系统功能一样。

8位RISC CPU,包括alu,count,machine等等

UART Transmitter. VHDL code and its testbench.

基于CPLD的数字通信系统 ask序列用VHDL产生 ask序列信号

基于CPLD的数字通信系统2fsk 用VHDL形成2FSK信号

hcwlxhyq 2017-08-29 124 4 K

CPLD 2FSK VHDL

NIOS2 FPGA EPSC

用verilog写的1602驱动仿真已经通过

用verilog写的1602驱动仿真已经通过，可以使用

FPGA对TLC0831的控制程序

FPGA对TLC0831的控制程序，实现AD的转换控制和数据的读取。

VHDL/FPGA/Verilog

热门分类