VHDL/FPGA/Verilog下载 - 7,989+免费资源

几个VHDL实现的源程序及其代码

几个VHDL实现的源程序及其代码，很实用的及各例子。给大家分享...

常用集成器件源码,主要为74系列源码,用vhdl编写

用于控制上调与下调同时进行分频依次按照顺序点亮发光二极管

单片机控制FPGA的程序,包括AD转换,频率输出,测试程序

Quartus中fft ip core的使用(modelsim 仿真FFT ip core 结合QUARTUS II 联合调试)

VHDL 1024 FFT PROJECT

This VHDL convert a hex number to seven segments codes.

I2C Controller VHDL used to communicate two devices. In general this communication is used to config

I2C Controller VHDL used to communicate two devices. In general this communication is used to configure some device.

一个可以在Altium designer 6 中导入（图片）BitMapConvertVer130的小程序

RS_latch using vhdl, When using static gates as building blocks, the most fundamental latch is the

RS_latch using vhdl, When using static gates as building blocks, the most fundamental latch is the simple SR latch, whe...

DE2开发平台7段显示VHDL代码

DE2开发平台7段显示VHDL代码，自己针对vilorg翻译成VHDL代码

主要是关于锁相环的环路滤波设计与计算

主要是关于锁相环的环路滤波设计与计算，非常经典的

用VHDL实现LCD的驱动电路的设计的源码

数控调频发射器的设计开关式的锁相环BH1415的调频参考C程序

时钟程序设计

时钟程序设计，为用vhdl语言设计编写的电子时钟显示分秒位

hxyw 2017-07-30 164 2 K

VHDL 时钟电子时钟

vhdl source for jpeg beginner

libhzsmo 2017-07-29 30 1827 K

VHDL JPEG FPGA

interface on virtex test ram

FPGA同步设计及实现文件是caj格式的

FPGA同步设计及实现文件是caj格式的，去下载一个caj就可以了。硕士论文

RS编码是一种纠错码

RS编码是一种纠错码，本程序实现RS（255，223）用FPGA 实现RS编码，程序在Quartus II中调试通过。

串口通讯

串口通讯，与硬件联通调试过，收发程序是分开的。

实现交通灯的vhdl程序

实现交通灯的vhdl程序，可在quartus里运行，这是一个平时实验课中场遇到的小程序。

出租车计费器系统。起步价

出租车计费器系统。起步价，3km后按1.2元/km计算，当计费器达到20元时，每千米加收50 的车费。车停止和暂停时不计费。

8位并行输入的数转换成串行输出

8位并行输入的数转换成串行输出，是基于高级硬件编程语言VHDL编写的。

采用测频法设计一个8位十进制数字显示的数字频率计。测量范围1-499999hz。

VHDL Design of BCD to 7-segment decoder using PROM

Hardware Design with VHDL Design Example: UART

数字逻辑基础与Verilog设计,针对verilog语言的特点

数字逻辑基础与Verilog设计,针对verilog语言的特点，讲解了很多例子！

用CADENCE做VHDL语言实验的教程

xx87293767 2017-07-27 178 1225 K

Cadence VHDL FPGA设计

8051内核的设计

8051内核的设计，用Verilog硬件描述语言实现，在modelsim环境下进行仿真。

verilog编写的16qam调制程序

verilog编写的16qam调制程序，将所有东西装入工程，运行mmm16主程序。其中载波为一个周期采十个点，并乘以2^8-1取整数。在quartusII运行通过。

VHDL/FPGA/Verilog

热门分类