虫虫开发者 虫虫开发者 电子工程与源码社区
热门搜索： STM32 开关电源 FPGA 51单片机 电路图 Altium Modbus 热搜词库 »
上传资料
已收录 672,333 份工程资料
源码工程 VHDL/FPGA/Verilog 人工审核无毒

RS_latch using vhdl, When using static gates as building blocks, the most fundamental latch is the

所属分类 VHDL/FPGA/Verilog
文件大小 347 K
文件格式 ZIP 文件
累计下载 145 次
分享作者
发布日期

资料详细技术说明

RS_latch using vhdl, When using static gates as building blocks, the most fundamental latch is the simple SR latch, where S and R stand for set and reset. It can be constructed from a pair of cross-coupled NOR (Not OR) logic gates. The stored bit is present on the output marked Q. Normally, in storage mode, the S and R inputs are both low, and feedback maintains the Q and Q outputs in a constant state, with Q the complement of Q. If S (Set) is pulsed high while R is held low, then the Q output is forced high, and stays high when S returns to low similarly, if R (Reset) is pulsed high while S is held low, then the Q output is forced low, and stays low when R returns to low.

压缩包内文件清单（共 12 个文件）

已自动扫描归档包内目录结构与文件清单 源码与文本文档支持点击「在线阅读」，二进制/媒体文件请下载压缩包后使用
1 FILE
regkeys 51 B
包内组件
2 FILE
regkeys (子目录 #2) 48 B
包内组件
3 FILE
regkeys (子目录 #3) 44 B
包内组件
4 FILE
regkeys (子目录 #4) 44 B
包内组件
5 FILE
regkeys (子目录 #5) 44 B
包内组件
6 FILE
regkeys (子目录 #6) 47 B
包内组件
7 FILE
regkeys (子目录 #7) 48 B
包内组件
8 FILE
regkeys (子目录 #8) 49 B
包内组件
9 FILE
regkeys (子目录 #9) 43 B
包内组件
10 FILE
regkeys (子目录 #10) 362 B
包内组件
11 FILE
regkeys (子目录 #11) 24 B
包内组件
12 FILE
regkeys (子目录 #12) 73 B
包内组件

相关VHDL/FPGA/Verilog资料推荐

下载与解压说明

下载积分规则

  • 本资源下载仅需 2 积分
  • 24 小时内重复下载免扣积分
  • VIP 会员享专属免积分高速通道

文件解压指南

  • 推荐使用 7-Zip 或新版 WinRAR 解压
  • 原理图与 PCB 请使用对应 EDA 软件打开
  • 压缩包内源码可直接在上方在线预览

免费获取积分