VHDL/Verilog/EDA源码
-
十六进制转十进制程序,采用verilog语言编写,cycloneiii上测试可用
十六进制转十进制程序,采用verilog语言编写,cyclongiii上测试可用
-
8位T触发器生成的行波计数器
先生成一个T触发器,然后通过例化8次,然后产生行波计数器
-
用verilog实现fpga的通用分频器的实现
用verilog实现了奇数和偶数不同的分频器设计
-
FPGA设计实践
本书是数字逻辑设计课程的入门教材。讲述现代数字电路实现技术,简要的讨论了小规模集成电路及半定制和全定制技术。
-
sine_reader
sine_reader %%%%%%%%%%%%%%%%%%%%%%%%%
-
1110010序列检测器
设计功能与要求:从输入的比特流中检测出给定的样本序列。
-
基于堆栈的可存储计算器的实现
基于堆栈的可存储计算器的实现。电子计算器作为辅助计算工具,在各个领域都得到了广泛的应用。随着集成电路技术的不断发展,正向着多功能化、可编程化方向发展,用计算器不仅可以实现各种各样复杂的数学计算还可以用来编制、运行程序,甚至解方程组。
-
移位寄存器
本电路实现是功能是一个两位的移位寄存器。Asynch_in为输入,Synch_out为输出,clock是时钟,reset为异步复位信号。
-
FPGA实现的PCI控制器源程序
用Verilog语言编写的PCI通信协议代码,经过工程测试,程序完全能够顺利识别出PCI板卡!
-
液晶驱动电路的VHDL源程序
采用状态机实现LCD1602的静态显示,重要程序语句有简介
-
用FFT作谱分析
用Verilog 写的FFT频谱分析程序
-
基于EDA的乒乓球游戏电路
基于EDA技术的乒乓球游戏电路设计
-
数字逻辑电路点阵风扇的实现
VHDL语言编程,实现数字逻辑电路点阵风扇,北京邮电大学数字逻辑电路实验
-
verilog-ieee
IEEE Standard Verilog® Hardware Description Language
-
六位计时器cnt6
这是一个vhd源码,他是一个文本,是一个六位计数器
-
Quartusii11.0
Quartusii11.0套件安装说明
-
IIC usb verilog
verilog 案例程序,主要是IIC接口的主从机,和USB接口
-
一种基于等精度测频原理的测频仪
一种基于等精度的测频仪 cpld VHDL语言 消除正负1的误差
-
Crack_QII91_SP2_x64
FPGA开发平台软件Crack_QII91_SP2破解器,32位版本可以使用
-
nexys4_led
用来操作n4板子的led灯
-
ads-b模式识别
对ads-b接收机接收模式进行识别,判断其接收信号的模式
-
quartus13.0 破解
针对quartus13.1版本的软件进行破解,压缩包内有相关的破解方法和软件
-
verilog实现贪吃蛇源代码
用verilog是实现的贪吃蛇,简单的一些功能,时序电路
-
7bit显示的code,simplealu码和testbench
7bit显示的code,simplealu码和testbench
-
基于FPGA的颜色循迹小车实例代码
基于FPGA的颜色循迹小车实例代码
-
FPGA开发攻略 上
FPGA开发攻略 FPGA开发攻略 FPGA开发攻略 FPGA开发攻略
-
自动增益控制
自动增益控制代码,verilog编写,可供参考
-
自动增益控制
自动增益控制 FPGA代码,使用verilog编写,可供参考
-
RISC—cpu
通过modelsim软件编写源代码并且仿真实现 精简的CPU设计
-
布斯乘法器
booth算法通过移位运算代替某些加法运算提高乘法器的运算速度,是一种补码乘法的算法。包含乘法器模块和测试模块。