24进制计数器VHDL程序 --文件名:counter24.vhd。 --功能:24进制计数器。
VHDL/Verilog/EDA源码
VHDL/Verilog/EDA源码相关技术资料,免费下载
热门分类
详细介绍了altera的singnalTap的使用指南
四位全加器verilog源码,简单实用!欢迎下载
FPGA串口通信的代码,可以实现简单的功能
利用数字信号状态机,借助Verilog硬件描述语言实现序列检测。能够检测输入信号中特定的序列。
基于USB的FPGA开发代码。免分,欢迎下载
FPGA应用开发入门与典型实例 人民邮电出版社
基于FPGA的PID源码基于FPGA的PID源码
altera fpga 和ts201的linkport接口设计的verilog代码。好好很强大
ALTERA的spi的ip核,里面有详细的过程欢迎下载
6进制计数器VHDL程序 --文件名:counter6.vhd。 --功能:6进制计数器,有进位C
采用等精度测频原理的频率计程序与仿真:4位显示的等精度频率计。
实现4种常见波形正弦、三角、锯齿、方波(A、B)的频率、幅度可控输出(方波A的占空比也是可控的),可以存储任意波形特征数据并能重现该波形,还可完成各种波形的线形叠加输出。
1.FPGA驱动LED静态显示。 2.FPGA驱动LED动态显示(4位)。
stm32f103c8t6原理图,封装,PCB
vhdl实现数字时钟功能,整点报时,闹钟等功能
基于VHDL波形信号发生器,含有quartus工程文件。可以直接运行。
16位带有并行预置功能的右移移位寄存器,CLK1是时钟信号, LOAD是并行数据使能信号,QB是串行输出端口
软件开发环境:ISE 7.1i 硬件开发环境:红色飓风II代-Xilinx版 1. 本实例用于控制开发板上面的SDRAM完成读写功能; 先向SDRAM里面写数据,然后再将数据读出来做比较,如果不匹配就通过LED变亮显示出来...
基于verilog的lcd1602显示 基于verilog的lcd1602显示 基于verilog的lcd1602显示
可以用来学习8051IP核设计,掌握8051的开发,以及SOC的设计
在Quartus II 9.0环境下编写的VHDL代码,实现二分频、三分频、四分频功能。
I2C控制的VERILOG原码。从国外网站搞来的,比较实用。
verilog代码集锦,有需要的看看,对初学者很有价值的
FPGA硬件可编程语言verilog HDL初级入门语言,适用于初级学者