verilog大量源程序，希望对大家有所帮助。。。。。。
包含 12 个可直接在线预览的源码/说明文档
源码与文本文档支持点击「在线阅读」，二进制/媒体文件请下载压缩包后使用
SDRAM读写控制的实现与Modelsim仿真
资料详细技术说明
软件开发环境：ISE 7.1i
硬件开发环境：红色飓风II代－Xilinx版
1. 本实例用于控制开发板上面的SDRAM完成读写功能；
先向SDRAM里面写数据，然后再将数据读出来做比较，如果不匹配就通过LED变亮显示出来，如果一致，LED就不亮。
2. part1目录是使用Modelsim仿真的工程；
3. part2目录是在开发版上面验证的工程；
2.1. part1_32目录是4m32SDRAM的仿真工程；
2.2. part1_16目录是4m16SDRAM的仿真工程；
\model文件夹里面是仿真模型；
\rtl文件夹里面是源文件；
\sim文件夹里面是仿真工程；
\test_bench文件夹里面是测试文件；
\wave文件夹里面是仿真波形。
3.1. 工程在\project文件夹里面;
3.2. 源文件和管脚分配在\rtl文件夹里面;
3.3. 下载文件在\download文件夹里面,.mcs为PROM模式下载文件,.bit为JTAG调试下载文件。
压缩包内文件清单（共 12 个文件）
相关VHDL/Verilog/EDA源码资料推荐
下载与解压说明
下载积分规则
- 本资源下载仅需 2 积分
- 24 小时内重复下载免扣积分
- VIP 会员享专属免积分高速通道
文件解压指南
- 推荐使用 7-Zip 或新版 WinRAR 解压
- 原理图与 PCB 请使用对应 EDA 软件打开
- 压缩包内源码可直接在上方在线预览
免费获取积分
- 新用户注册即赠送 10 积分
- 上传分享工程资料可获得持续积分奖励
- 查看积分规则与会员权益 →