基于VHDL语言的32位单精度的浮点加法器
资源简介:基于VHDL语言的32位单精度的浮点加法器
上传时间: 2017-09-08
上传用户:manking0408
资源简介:这是基于motorola公司的32位芯片的用于嵌入式linux的bootloader程序源码。
上传时间: 2013-12-01
上传用户:mhp0114
资源简介:用VHDL语言在CPLD/FPGA上实现浮点运算的方法
上传时间: 2013-09-04
上传用户:life840315
资源简介:verilog编写的32位浮点加法器
上传时间: 2015-03-09
上传用户:372825274
资源简介:用VHDL语言在CPLD/FPGA上实现浮点运算的方法
上传时间: 2015-04-27
上传用户:fandeshun
资源简介:一个3阶的32位抽取的cic滤波器的verilog源代码
上传时间: 2016-02-21
上传用户:wmwai1314
资源简介:32位单精度浮点加法器。进行用加法运算,仿真输出
上传时间: 2013-04-24
上传用户:x4587
资源简介:浮点加法器的VHDL算法设计 浮点加法器的VHDL算法设计
上传时间: 2014-01-12
上传用户:z754970244
资源简介:纯C写的48位软件模拟浮点运算,可移植 测试版,V0.0000.01 需进一步测试及优化
上传时间: 2014-01-04
上传用户:songyue1991
资源简介:利用verilog hdl编写的浮点加法器运算单元,单精度。
上传时间: 2013-11-28
上传用户:王庆才
资源简介:介绍关于FPGA的浮点加法器运算单元设计
上传时间: 2014-01-24
上传用户:kbnswdifs
资源简介:浮点运算器的核心运算部件是浮点加法器,它是实现浮点指令各种运算的基础,其设计优化对于提高浮点运算的速度和精度相当关键。文章从浮点加法器算法和电路实现的角度给出设计方法,通过VHDL语言在QuartusII中进行设计和验证,此加法器通过状态机控制运算,有...
上传时间: 2014-01-18
上传用户:xauthu
资源简介:基于fpga和sopc的用VHDL语言编写的EDA的32位Nios CPU嵌入式系统软硬件设计
上传时间: 2016-02-03
上传用户:梧桐
资源简介:基于fpga和sopc的用VHDL语言编写的EDA的32位Nios CPU嵌入式系统及其DMA设计俄罗斯方块游戏机
上传时间: 2013-12-09
上传用户:GHF
资源简介:这是用VHDL语言写的32位分频器的程序,可直接运行,看结果,欢迎使用。多指正,交流。
上传时间: 2015-05-11
上传用户:chenlong
资源简介:利用VHDL语言实现8位到32位的双向数据转换
上传时间: 2014-01-26
上传用户:www240697738
资源简介:4位数值比较器MC14585B.能够将两个输入信号比较的各种情况送到输出端口上.本程序基于VHDL语言,开发环境是MAXPLUS2
上传时间: 2016-03-09
上传用户:363186
资源简介:介绍了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 语言实现多位二进 制码转换成8421BCD 码的原理、设计思路和软件实现。
上传时间: 2016-11-03
上传用户:manking0408
资源简介:基于VHDL语言的设计8位CISC微处理器实例
上传时间: 2013-12-20
上传用户:ryb
资源简介:一个基于VHDL语言的8位SD卡读取程序。含有源代码和说明
上传时间: 2014-09-06
上传用户:xiaodu1124
资源简介:代码基于VHDL语言的个文化代码有用的但是可能有错误下在是倾销心
上传时间: 2015-07-23
上传用户:Avoid98
资源简介:基于VHDL语言的HDB3码编译码器的设计 HDB3 码的全称是三阶高密度双极性码,它是数字基带传输中的一种重要码型,具有频谱中无直流分量、能量集中、提取位同步信息方便等优点。HDB3 码是在AMI码(极性交替转换码)的基础上发展起来的,解决了AMI码在连0码过多时...
上传时间: 2015-12-21
上传用户:jeffery
资源简介:基于VHDL语言的并串转换程序,有四位的并行输出转换为串行输出
上传时间: 2016-09-19
上传用户:dongqiangqiang
资源简介:原创:基于VHDL语言编写的电子钟。采用模块化编写,可以调整时间,采用动态扫描显示时分秒
上传时间: 2014-01-14
上传用户:朗朗乾坤
资源简介:基于VHDL语言的函数发生器的设计,基于FPGA的波形发生器
上传时间: 2017-07-17
上传用户:xymbian
资源简介:随着SOC技术、IP技术以及集成电路技术的发展,RISC软核处理器的研究与开发设计开始受到了人们的重视。基于FPGA的RISC软核处理器在各个行业开始得到了广泛的应用,特别是在一些基于FPGA的嵌入式系统中有着越来越广泛的应用前景。 该论文在研究了大量国内外技术...
上传时间: 2013-07-21
上传用户:caozhizhi
资源简介:本文在阐述卷积码编解码器基本工作原理的基础上,提出了在MAX+PlusⅡ开发平台上基于VHDL语言设计(2,1,6)卷积码编解码器的方法。
上传时间: 2013-06-16
上传用户:zfh920401
资源简介:基于VHDL语言的一个FFT快速傅里叶变换程序。采用4蝶形算法
上传时间: 2013-08-09
上传用户:qlpqlq
资源简介:基于VHDL语言 智力抢答器的设计 本人的课程设计
上传时间: 2013-08-27
上传用户:CHINA526
资源简介:用汇编和C写的32位C语言编译器,支持C++,也可编译Windows程序和DLL文件
上传时间: 2015-01-04
上传用户:Breathe0125