verilog编写的32位浮点加法器
资源简介:verilog编写的32位浮点加法器
上传时间: 2015-03-09
上传用户:372825274
资源简介:用verilog编写的32位alu部件,用于cpu制作
上传时间: 2013-11-29
上传用户:aappkkee
资源简介:32位浮点乘法器的设计,讲的挺好的,供参考啊
上传时间: 2013-11-28
上传用户:manking0408
资源简介:FFT/IFFT是时域信号与频域信号之间转换的基本运算,是数字信号处理的核心工具之一,因此,它广泛地应用于许多领域。在数字化的今天,不论是在通信领域还是在图像处理领域,对数字信号处理的速度、精度和实时性要求不断提高。为满足不断提高的要求,国内外不断...
上传时间: 2013-07-11
上传用户:cuicuicui
资源简介:32位元浮点数加法器,用于以VHDL编写的32位元CPU
上传时间: 2014-12-19
上传用户:坏天使kk
资源简介:利用verilog hdl编写的浮点加法器运算单元,单精度。
上传时间: 2013-11-28
上传用户:王庆才
资源简介:基于VHDL语言的32位单精度的浮点加法器
上传时间: 2017-09-08
上传用户:manking0408
资源简介:32位单精度浮点加法器。进行用加法运算,仿真输出
上传时间: 2013-04-24
上传用户:x4587
资源简介:基于FPGA的高性能32位浮点FFTIP核的开发,适合fpga工程技术人员参考
上传时间: 2013-08-06
上传用户:清风冷雨
资源简介:基于FPGA的高性能32位浮点FFTIP核的开发,适合fpga工程技术人员参考
上传时间: 2014-12-05
上传用户:semi1981
资源简介:介绍关于FPGA的浮点加法器运算单元设计
上传时间: 2014-01-24
上传用户:kbnswdifs
资源简介:X86汇编写的32位图形操作系统--MenuetOS 很有帮助的哦,
上传时间: 2013-12-22
上传用户:123456wh
资源简介:这是一个很好的verilog 编写的8位RISC CPU源码(可做为MCU),并且包括完整的C 语言的测试代码。
上传时间: 2014-01-05
上传用户:李梦晗
资源简介:在ADI的TS系列DSP上编写的32位定点FIR滤波器的程序
上传时间: 2014-01-17
上传用户:refent
资源简介:浮点加法器的VHDL算法设计 浮点加法器的VHDL算法设计
上传时间: 2014-01-12
上传用户:z754970244
资源简介:c++编写的32位存储器读写程序,完成向6116填入数据并显示的功能
上传时间: 2013-12-09
上传用户:eclipse
资源简介:在ADI的TS系列DSP上编写的32位定点FIR滤波器的程序
上传时间: 2014-01-14
上传用户:1159797854
资源简介:Vc++编写的32位串行通信程序 Vc++编写的32位串行通信程序
上传时间: 2015-12-15
上传用户:yangbo69
资源简介:ieee公布的标准8位浮点乘法器,可综合。采用标准算法。
上传时间: 2013-12-26
上传用户:dave520l
资源简介:用verilog编写的4位ALU,由算术运算模块、逻辑运算模块、选择模块组成
上传时间: 2014-01-04
上传用户:Amygdala
资源简介:PCSpim平台下模拟汇编语言 10进制转换任何进制 可以选择用32位浮点表示法显示
上传时间: 2016-05-29
上传用户:xinyuzhiqiwuwu
资源简介:用verilog 编写的8位risc cpu,行为级描述,可综合
上传时间: 2017-07-23
上传用户:gdgzhym
资源简介:高效结构的多输入浮点乘法器在FPGA上的实现
上传时间: 2013-11-28
上传用户:sammi
资源简介:本设计是用32位的并行全加器的,可以实现浮点运算!
上传时间: 2014-01-22
上传用户:WMC_geophy
资源简介:一个32位元的浮点数加法器,可将两IEEE 754格式内的值进行相加
上传时间: 2013-12-23
上传用户:四只眼
资源简介:快速傅立叶变换(FFT)技术是数字信号处理中的核心技术,它已广泛应用于数字信号处理的各个领域,长期以来一直是一个重要的研究课题。近年来,专用数字信号处理器以其优化的硬件结构和优良的性能价格比为FFT的实现提供了一种有效的途径,其中最具有代表性的是美...
上传时间: 2013-04-24
上传用户:caixiaoxu26
资源简介:用CC++编写的源代码公开的简单的32位精简指令虚拟机
上传时间: 2013-12-12
上传用户:ippler8
资源简介:加法器(使用verilog编写的),虽然简单,但是这也是学习verilog最基础的东西!希望大家一起学习!
上传时间: 2013-12-09
上传用户:410805624
资源简介:这是用vhdl编写的四位加法器,请多指教
上传时间: 2013-12-11
上传用户:yepeng139
资源简介:用VHDL编写的8位全加器,数字分频器等程序
上传时间: 2013-12-16
上传用户:ztj182002