基于FPGA单精度浮点除法器的实现,有一些源代码,仅供参考。
资源简介:基于FPGA单精度浮点除法器的实现,有一些源代码,仅供参考。
上传时间: 2017-09-12
上传用户:希酱大魔王
资源简介:32位单精度浮点加法器。进行用加法运算,仿真输出
上传时间: 2013-04-24
上传用户:x4587
资源简介:浮点加法器的VHDL算法设计 浮点加法器的VHDL算法设计
上传时间: 2014-01-13
上传用户:z754970244
资源简介:32位浮点乘法器的设计,讲的挺好的,供参考啊
上传时间: 2013-11-28
上传用户:manking0408
资源简介:新型的浮点乘法器 用csa来实现可以用在浮点乘法器的地方
上传时间: 2016-12-27
上传用户:wff
资源简介:设计了一个基于FPGA的单精度浮点数乘法器.设计中采用改进的带偏移量的冗余Booth3算法和跳跃式Wallace树型结构,并提出对Wallace树产生的2个伪和采用部分相加的方式,提高了乘法器的运算速度;加入对特殊值的处理模块,完善了乘法器的功能.本设计在Altera DE2开发...
上传时间: 2013-10-09
上传用户:xjy441694216
资源简介:设计了一个基于FPGA的单精度浮点数乘法器.设计中采用改进的带偏移量的冗余Booth3算法和跳跃式Wallace树型结构,并提出对Wallace树产生的2个伪和采用部分相加的方式,提高了乘法器的运算速度;加入对特殊值的处理模块,完善了乘法器的功能.本设计在Altera DE2开发...
上传时间: 2013-10-13
上传用户:yl1140vista
资源简介:基于VHDL语言的32位单精度的浮点加法器
上传时间: 2017-09-09
上传用户:manking0408
资源简介:随着电子工业应用领域需求的增长,要实现复杂程度较高的数字电子系统,对数据处理能力提出越来越高的要求。定点运算已经很难满足高性能数字系统的需要,而浮点数相对于定点数,具有表述范围宽,有效精度高等优点,在航空航天、遥感、机器人技术以及涉及指数运...
上传时间: 2013-04-24
上传用户:咔乐坞
资源简介:基于FPGA的高性能32位浮点FFTIP核的开发,适合FPGA工程技术人员参考
上传时间: 2013-08-07
上传用户:清风冷雨
资源简介:高效结构的多输入浮点乘法器在FPGA上的实现
上传时间: 2013-11-28
上传用户:sammi
资源简介:基于FPGA的高性能32位浮点FFTIP核的开发,适合FPGA工程技术人员参考
上传时间: 2014-12-05
上传用户:semi1981
资源简介:介绍关于FPGA的浮点加法器运算单元设计
上传时间: 2014-01-24
上传用户:kbnswdifs
资源简介:研究实现MUSIC算法的DSP+FPGA、浮点运算与定点运算混合的硬件设计方案。\\r\\n
上传时间: 2013-08-08
上传用户:wsq921779565
资源简介:利用verilog hdl编写的浮点加法器运算单元,单精度。
上传时间: 2013-11-29
上传用户:王庆才
资源简介:verilog编写的32位浮点加法器
上传时间: 2015-03-09
上传用户:372825274
资源简介:基于DSP 6711 浮点的FFT计算,可用CCS打开
上传时间: 2015-10-04
上传用户:cjf0304
资源简介:ieee公布的标准8位浮点乘法器,可综合。采用标准算法。
上传时间: 2013-12-26
上传用户:dave520l
资源简介:使用VHDL语言描述的单精度浮点处理器。源代码来自国外网站。可实现单精度浮点数的加减乘运算。
上传时间: 2016-05-04
上传用户:xg262122
资源简介:实现功能: 1)具备整型数据、浮点型数据的算术(加、减、乘、除)运算功能。 依次输入第一个运算数、运算符(+,-,*,/),第二个运算数,然后输出结果。 结果可以作为下一个运算的第一运算数。按‘C’清屏,按‘X’退出。 例如:输入:2 + 5 输出:7...
上传时间: 2013-12-12
上传用户:ynzfm
资源简介:基于FGPA的浮点FIR滤波器的设计与实现
上传时间: 2016-05-30
上传用户:redmoons
资源简介:自定制浮点FFTIFFT处理器的FPGA实现研究
上传时间: 2016-05-30
上传用户:妄想演绎师
资源简介:好用的浮点乘法器,可完成32位IEEE格式的浮点乘法,经过仿真通过
上传时间: 2014-01-03
上传用户:heart520beat
资源简介:这是我用verilog hdl语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度.
上传时间: 2013-11-29
上传用户:jjj0202
资源简介:一种用VHDL语言描述的浮点除前规格化的源代码编程
上传时间: 2014-01-16
上传用户:cmc_68289287
资源简介:研究实现MUSIC算法的DSP+FPGA、浮点运算与定点运算混合的硬件设计方案。
上传时间: 2014-07-04
上传用户:lacsx
资源简介:该文档为基于FPGA的快速阵列乘法器的实现详解资料,讲解的还不错,感兴趣的可以下载看看…………………………
上传时间: 2021-10-24
上传用户:kent
资源简介:经过精心设计的除法器的代码,并在FPGA硬件平台实现和验证过的
上传时间: 2014-11-24
上传用户:sk5201314
资源简介:四位除法器的VHDL源程序
上传时间: 2015-03-02
上传用户:yuanyuan123
资源简介:对C 语言中函数浮点形参的分析研究,
上传时间: 2015-10-24
上传用户:cylnpy