您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog

VHDL/FPGA/Verilog 8194个

JPEG is used for visual telephone and digital camera.

标签: telephone digital camera visual 发布者:Erlin上传时间:2015-06-04
implemention of ssran in VHDL

标签: implemention ssran VHDL of 发布者:granite518上传时间:2015-06-04
FFT的VHDL源代码的实现与仿真结果

标签: VHDL FFT 源代码仿真发布者:jl315上传时间:2015-06-04
7 Series FPGAs Memory Interface Solutions

标签: 7 Series FPGAs Memory Interface Solutions v1.9 Data Sheet (AXI) 发布者:hellohello上传时间:2015-06-03
VHDL语言编写的中断模块,是个一般性的设计,可以很容易修改到你自己的设计中去.

标签: VHDL 语言编写中断模块发布者:scauliaorongjun上传时间:2015-06-03
VHDL编写的PCI代码,PCI2.2兼容,Xillinx Virtex与Spantan II 优化,33M主频,32位宽度,全目标功能等.

标签: PCI Spantan Xillinx Virtex 发布者:my99ab1上传时间:2015-06-03
4分频电路设计

标签: 分频电路发布者:362318892上传时间:2015-06-03
这是PCI 仲裁机制的VHDL源码

标签: VHDL PCI 机制源码发布者:babydog00上传时间:2015-06-03
用verilog 描述的嫡编码(entropy coding) 应用于图像压缩编码有测试文档

标签: verilog entropy coding 编码发布者:liu2000dz上传时间:2015-06-03
实现基于CPLD的CCD采集系统设计源码

标签: CPLD CCD 采集系统设计发布者:wldxmy上传时间:2015-06-03
Altera MAX II 开发板原理图

标签: Altera MAX II 开发板原理图发布者:sinoarts上传时间:2015-06-03
verilog shi 实现的加法器（8位）适用于初学asic

标签: verilog asic shi 8位发布者:supertruman上传时间:2015-06-02
FIR滤波器的verilog实现

标签: verilog FIR 滤波器发布者:k_oyy上传时间:2015-06-02
用复杂可编程逻辑器件(CPLD)实现的数字钟控系统

标签: CPLD 可编程逻辑器件数字钟控发布者:yhb71181491615上传时间:2015-06-02
利用VHDL语言实现单稳触发电路

标签: VHDL 语言触发电路发布者:xiaoyunwang上传时间:2015-06-01
16点的fft程序.非常不错,编译已经实现,还是很好的

标签: fft 程序编译发布者:qingmei_changle上传时间:2015-05-31
加法器核

标签: 加法器发布者:weizik上传时间:2015-05-31
在Xilinx环境下编写的vhdl程序

标签: Xilinx vhdl 环境编写发布者:harveywang上传时间:2015-05-30
加法器乘法器电路除法器电路设计键盘扫描电路设计显示电路

标签: 电路设计加法器乘法器电路发布者:epower上传时间:2015-05-29
alter 公司芯片的几个简单应用,主要是红外遥控,键盘扫描等几个程序

标签: alter 芯片红外遥控程序发布者:oujk123上传时间:2015-05-29
设计一个自动售货机控制程序

标签: 自动售货机控制程序发布者:xu__tiger上传时间:2015-05-29
Convolutional Interleaver Encoder

标签: Convolutional Interleaver Encoder 发布者:fitnes51上传时间:2015-05-29
本人正在学习vhdl语言

标签: vhdl 正语言发布者:xu__tiger上传时间:2015-05-27
本人正在学习vhdl语言

标签: vhdl 正语言发布者:sujiwei上传时间:2015-05-27
本人正在学习vhdl语言

标签: vhdl 正语言发布者:sy361上传时间:2015-05-27
8*8位的先入先出（fifo）数据缓冲器的vhdl源程序

标签: fifo vhdl 数据缓冲器源程序发布者:andyandnancy上传时间:2015-05-26
二进制数据或者频率信号选择器

标签: 二进制数据频率信号选择器发布者:ahkid上传时间:2015-05-26
利用VHDL语言描述的一个简单微处理器,可以通过修改源码来调整指令集,可以在Quartus II上直接运行和编译.

标签: Quartus VHDL 语言微处理器发布者:syxie上传时间:2015-05-26
Verilog在maxpuls2下开发的电梯控制器的文档（包括代码）

标签: maxpuls2 Verilog 电梯控制器文档发布者:RSY527上传时间:2015-05-26
xilinx ISE设计开发套件

标签: xilinx ISE设计开发套件发布者:川师之狼上传时间:2015-05-25