提供《用verilog实现fir滤波器,实现了一个8阶的fir滤波器》完整VHDL/FPGA/Verilog工程技术资料下载(归档大小 2 K),包含相关硬件原理图参考、开发文档或源代码工程。
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」,二进制/媒体文件请下载压缩包后使用
1
FILE
fir1.v
2.2 KB
包内组件