本文主要讲述PCB的布线规则和注意点，是PCB layout学习的好资料
了解TI的PCB路由规则为基础的DDR时序规范概述
资料详细技术说明
此应用报告激励DDR高速定时要求的方式。现在将被传达给系统设计师。传统的使用方法数据表参数和仿真模型是繁琐的。系统设计者使用此信息以评估是否满足和可预期的时序规范。操作可靠。最终，硬件设计者想要回答的真正问题是：“我怎么勾？”它呢？这里使用的方法不同：TI一次解决系统定时问题，然后通过直接PCB路由规则来通信解决方案。这种方法是特别适合于嵌入式JEDEC DDR内存接口，因为自然约束的系统解集和工业标准组件。
经典的高速设计流程是一个复杂的、劳动密集的事务。它需要一个广阔的人才技能集和综合仿真工具。它要求硅制造商提供漫长的时间。数据和精确的仿真模型是繁琐的开发和维护。在几乎每一个系统中，PCB必须从头开始设计。
相关技术资料推荐
下载与解压说明
下载积分规则
- 本资源下载仅需 2 积分
- 24 小时内重复下载免扣积分
- VIP 会员享专属免积分高速通道
文件解压指南
- 推荐使用 7-Zip 或新版 WinRAR 解压
- 原理图与 PCB 请使用对应 EDA 软件打开
- 压缩包内源码可直接在上方在线预览
免费获取积分
- 新用户注册即赠送 10 积分
- 上传分享工程资料可获得持续积分奖励
- 查看积分规则与会员权益 →