您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog

VHDL/FPGA/Verilog 8194个

A率/u率压缩与解压缩的IP核

标签: A率解压 IP核发布者:wuliaowenti上传时间:2015-06-19
verilog数字系统设计教程所有例题的源程

标签: verilog 数字系统设计教程发布者:novelty1234上传时间:2015-06-19
async--RS232VERILOG HDL原代码

标签: VERILOG async 232 HDL 发布者:yehao上传时间:2015-06-18
音乐小程序

标签: 程序发布者:xiaoluya54上传时间:2015-06-18
如果遇到MD5加密文件

标签: MD5 加密发布者:zhangtaoai007上传时间:2015-06-18
vhdl的一些简单例子,适合初学者学习使用,大家互相指正

标签: vhdl 初学者家正发布者:zhhw254774338上传时间:2015-06-18
这是从opencores下的fifo代码,包括了异步和同步的,还有写的testbench,希望对大家有用.

标签: opencores testbench fifo 代码发布者:gsxyndll上传时间:2015-06-17
RS232通讯VHDL源代码,MAXPLUS 2环境执行通过

标签: MAXPLUS VHDL 232 RS 发布者:5201314上传时间:2015-06-17
采用MaxPlusII写的一个小时钟程序

标签: MaxPlusII 时钟程序发布者:wxsara1118上传时间:2015-06-17
用VHDL语言写的时钟程序。采用模块化编程。可在EPM7128芯片上下载。编译环境可用Maxplus或Quartus。

标签: Maxplus Quartus VHDL 7128 发布者:ldh_ncu10上传时间:2015-06-16
SRL16是Virtex器件中的一个移位寄存器查找表。它有4个输入用来选择输出序列的长度。使用XCV50-6器件实现

标签: Virtex SRL XCV 器件发布者:zhang8818200上传时间:2015-06-16
【经典设计】VHDL源代码下载～～其中经典的设计有：【自动售货机】、【电子钟】、【红绿灯交通信号系统】、【步进电机定位控制系统】、【直流电机速度控制系统】、【计算器】、【点阵列LED显示控制系统】

标签: VHDL LED 源代码发布者:maige49上传时间:2015-06-16
电子秒表电路

标签: 电子秒表电路发布者:haowoainime上传时间:2015-06-16
用vhdl编写的fifo队列.可以在maxplus2平台上使用.

标签: maxplus2 vhdl fifo 编写发布者:jipigu上传时间:2015-06-16
counter and adder program by vhdl. Just enjoy it!

标签: counter program adder enjoy 发布者:yubo0808140725上传时间:2015-06-15
基于VHDL语言的频率计具有高速计频

标签: VHDL 语言频率计发布者:xueyulanlian上传时间:2015-06-14
彩色TFT液晶显示控制电路设计及其ASIC实现

标签: ASIC TFT 彩色液晶发布者:shkk21上传时间:2015-06-14
sdram_vhdl_lattice

标签: sdram_vhdl_lattice 发布者:wuseyue上传时间:2015-06-14
超前进位加法器的例子,包括源码和测试文件,压缩包,无密码.

标签: 进位加法器源码测试发布者:a6810121上传时间:2015-06-12
Arm9指令Cache缓存模块的verilog代码

标签: verilog Cache Arm9 指令发布者:supertruman上传时间:2015-06-12
此文件采用了verilog语言在cpld中怎样实现波形发生器

标签: verilog cpld 语言波形发生器发布者:WJQ198926上传时间:2015-06-11
文件说明了在fpga/cpld中怎样实现数据接口及其实例了urat

标签: fpga cpld urat 数据接口发布者:gdmichael上传时间:2015-06-11
I2C的slave端程序,用于响应master端,并进行通信

标签: master slave I2C 程序发布者:jjjjjkkkkjkjkjk上传时间:2015-06-11
用vhdl语言设计CPU中的一部分：乘法器的设计

标签: vhdl CPU 语言分发布者:demonray上传时间:2015-06-11
用vhdl语言设计CPU中的一部分：加法器的设计

标签: vhdl CPU 语言分发布者:chen41896上传时间:2015-06-11
大型嵌入式设备FPGA程序

标签: FPGA 大型嵌入式设备程序发布者:liangshuo800上传时间:2015-06-11
能进行32位浮点数fft运算的VHDL描述。

标签: VHDL fft 浮点数运算发布者:oujk123上传时间:2015-06-11
sdram的vhdl实现本文介绍了sdram的控制时序特征

标签: sdram vhdl 控制时序发布者:cjf0426上传时间:2015-06-11
vhdl和verling hdl 的加法器

标签: verling vhdl hdl 加法器发布者:l550253832上传时间:2015-06-10
一个游戏 the hardware for the game includes a number of displays, each with a button and -- a light, t

标签: the hardware displays includes 发布者:a415834839上传时间:2015-06-10