此文件采用了verilog语言在cpld中怎样实现波形发生器

很容易生成正弦波的采样数据，多少字长都有

提供《文件说明了在fpga/cpld中怎样实现数据接口及其实例了urat》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 4 K），包含相关硬件原理图参考、开发文档或源代码工程。

8bit采样sine波形发生器,一共两个文件，各自用VHDL和VERILOG编写，通信开发平台专用

用Verilog语言在FPGA内实现一256个采样点的正弦波，已尝试，挺好用的~~~

提供《用VHDL语言在FPGA或者CPLD上实现任意波形的产生》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 11 K），包含相关硬件原理图参考、开发文档或源代码工程。

用Verilog语言实现信号发生器，包括AM，FM,PM，ASK,PSK,FSK调制。