您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog

VHDL/FPGA/Verilog 8194个

interleaver即交织器

标签: interleaver 交织器发布者:zhoujun008上传时间:2015-07-07
IDCT-M is a medium speed 1D IDCT core -- it can accept a continous stream of 12-bit input words at

标签: continous IDCT-M accept medium 发布者:qingriwanxia上传时间:2015-07-07
/* This program generates the DApkg.vhd file that is used to define * the DA filter core and give

标签: generates the program define 发布者:l2335800上传时间:2015-07-07
This build is for developing a "binary-to-BCD" converter for use in // displaying numerals in base-

标签: binary-to-BCD developing displaying for 发布者:sun337146987上传时间:2015-07-07
A Huffman implementation reference design in both VHDL and Verilog is provided by the Xilinx

标签: implementation reference provided Huffman 发布者:Kunlun_mrpii上传时间:2015-07-07
Avalon_VGA

标签: Avalon_VGA 发布者:ebay321上传时间:2015-07-07
高清电视HDTV信号发生器

标签: HDTV 高清电视信号发生器发布者:sy780415上传时间:2015-07-06
Synchronous Resets? Asynchronous Resets?I am so confused!How will I ever know which to use? 复位信号的论文

标签: Resets Asynchronous Synchronous confused 发布者:dujibei上传时间:2015-07-05
60进制减法相比较代码效率高可以进行级联

标签: 进制减法代码比较发布者:sky20090313上传时间:2015-07-05
一个在FPGA芯片上实现UART功能的vhdl源代码

标签: FPGA UART vhdl 芯片发布者:gsxyndll上传时间:2015-07-05
66个vhdl的常用源代码

标签: vhdl 源代码发布者:my上传时间:2015-07-04
我的学习经验

标签: 经验发布者:zhoulovely上传时间:2015-07-04
利用VHDL语言编写的一个crc功能模块

标签: VHDL crc 语言编写发布者:xx87293767上传时间:2015-07-04
这是利用VHDL编写的一个CRC32的代码

标签: VHDL CRC 32 编写发布者:wait2010上传时间:2015-07-04
VHDL

标签: VHDL 发布者:janeljh1上传时间:2015-07-03
USB 1.1 PHY的代码

标签: USB 1.1 PHY 代码发布者:xxjjyy1237上传时间:2015-07-02
-- Booth Multiplier -- This file contains all the entity-architectures for a complete -- k-bit x k

标签: entity-architectures Multiplier contains complete 发布者:atom0722上传时间:2015-07-02
-- Moore State Machine with explicit state encoding -- dowload from: www.fpga.com.cn & www.pld.com.

标签: com www explicit encoding 发布者:yl810406上传时间:2015-07-02
-- M68008 Address Decoder -- Address decoder for the m68008 -- asbar must be 0 to enable any outpu

标签: Address Decoder decoder M68008 发布者:lingyun579上传时间:2015-07-02
8位相等比较器

标签: 8位比较器发布者:foresnake上传时间:2015-07-02
并口通讯代码并口通讯代码（调试通过） --该代码目前能实现单个字节的收发

标签: 代码并口通讯字节发布者:Fiona1207上传时间:2015-07-01
移位相加硬件乘法器,基于FPGA的VHDL语言编写的,含有全部文件

标签: FPGA VHDL 移位硬件发布者:jill上传时间:2015-07-01
基于FPGA的VHDL可以产生不同的音调,象音乐一样

标签: FPGA VHDL 音调发布者:xuhuizi上传时间:2015-07-01
一个很好的VHDL实现的功能模块程序,希望你可以用的上!

标签: VHDL 模块程序发布者:singwolf上传时间:2015-07-01
这是个vhdl编写的16bit的加减法器

标签: vhdl bit 16 编写发布者:kight521上传时间:2015-07-01
-- State machine for reading data from Dallas 1621 -- -- Testsystem for i2c controller

标签: Testsystem controller for machine 发布者:arnoldzhw上传时间:2015-07-01
Simple I2C controller -- 1) No multimaster -- 2) No slave mode -- 3) No fifo s -- -- notes:

标签: multimaster controller No Simple 发布者:jipigu上传时间:2015-07-01
采用LRU替换算法。这种算法选择最久没有被访问的块作为被替换的块。为了实现LRU算法

标签: LRU 算法访问发布者:zhou28上传时间:2015-06-30
rs编码vvhdl 希望能通过我不晓得具体对大家有用否希望懂rs编码的多多交流

标签: vvhdl 编码家交流发布者:sunyuang上传时间:2015-06-29
一个基于FPGA的串口程序,已经经过验证,对用FPGA做串口的朋友提供参考和借鉴!

标签: FPGA 串口程序串口发布者:wzy1上传时间:2015-06-29