您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog

VHDL/FPGA/Verilog 8194个

使用VHDL实现锁相环,是个学习VHDL的好例子,与众分享

标签: VHDL 锁相环分发布者:__catcher上传时间:2015-07-15
这是介绍嵌入式开发相关的资料。有总线与内存的操作

标签: 嵌入式开发内存总线操作发布者:haowfei上传时间:2015-07-15
这是一个GPIB源程序代码,里面有硬件相对应的代码

标签: GPIB 代码源程序硬件发布者:a520上传时间:2015-07-15
vhdl的一个串行序列信号发生器的设计与实现

标签: vhdl 串行序列信号发生器发布者:zwendong上传时间:2015-07-15
2004 SNUG of systemverilog

标签: systemverilog 2004 SNUG of 发布者:liyusheng1983上传时间:2015-07-15
verilog编写的状态机检测00100序列. 实现 input:...011000010010000... output:...000000000100100... 并且用测试模块来验证状

标签: 000000000100100 011000010010000 verilog output 发布者:sujiwei上传时间:2015-07-14
非常多的verilog实例

标签: verilog 发布者:sunny_02上传时间:2015-07-14
32bits FIFO with synchronizer. pass the synthesis using Synopsys tools

标签: synchronizer synthesis Synopsys using 发布者:cenxudong4上传时间:2015-07-13
这是我用vhdl语言

标签: vhdl 语言发布者:zhhw254774338上传时间:2015-07-13
1024点FFT快速傅立叶变换

标签: 1024 FFT 傅立叶变换发布者:wait2010上传时间:2015-07-13
FPGA EP2C5 VGA 使用verilogHdl

标签: verilogHdl EP2C5 FPGA VGA 发布者:libhzsmo上传时间:2015-07-13
VHDL语言写的频率计的程序

标签: VHDL 语言程序频率计发布者:myc上传时间:2015-07-13
VGA图象显示控制器设计,实现在VGA显示器上显示图象.

标签: VGA 图象显示控制器显示器发布者:zhiver上传时间:2015-07-12
接ADDA 板卡

标签: ADDA 板卡发布者:Jane上传时间:2015-07-12
这是非常好的vhdl例子

标签: vhdl 发布者:zjwbt上传时间:2015-07-12
这是非常好的vhdl例子

标签: vhdl 发布者:jjkk778上传时间:2015-07-12
这是非常好的vhdl例子

标签: vhdl 发布者:lhf123290507上传时间:2015-07-12
这是非常好的vhdl例子

标签: vhdl 发布者:guoliushuan上传时间:2015-07-12
看看咔咔咔咔咔咔咔咔咔咔咔咔咔咔咔咔的发送端放大所分散对方

标签: 发送分散放大发布者:laosoler上传时间:2015-07-12
crack for ModelSim, a Verilog, VHDL and mixed VHDL / Verilog CAD simulator for FPGA, board and IC de

标签: Verilog VHDL and for 发布者:fzjw0803005上传时间:2015-07-10
i2s串行线广泛用于音频通信中,这里包括了master和slave的代码.

标签: master slave i2s 串行发布者:ahkid上传时间:2015-07-10
一般网站上都有i2c master模块的代码,但很少有slave的代码,这里就是slave的代码,非常有用.

标签: slave master 代码 i2c 发布者:siclj上传时间:2015-07-10
ddr_sdram控制器的vhdl代码,里面的地址和数据长度可配置,能满足不同用户的需要.

标签: ddr_sdram vhdl 控制器代码发布者:guozhongjiesg02上传时间:2015-07-10
vhdl波形发生程序.实现4种常见波形正弦、三角、锯齿、方波（A、B）的频率、幅度可控输出（方波 A的占空比也是可控的）

标签: vhdl 方波波形发生波形发布者:wenyishizhu上传时间:2015-07-10
完整的用VERILOG语言开发的USB2.0 IP核源代码

标签: VERILOG USB 2.0 IP核发布者:feitiandy001上传时间:2015-07-09
verilog ADPLL file with testbench.v

标签: testbench verilog ADPLL file 发布者:changke8311上传时间:2015-07-09
使用Ｖeriolog hdl 编写手机屏测试程序．

标签: eriolog hdl 编写手机发布者:wp1111111上传时间:2015-07-08
VerilogHDL.自动增益控制模块中产生控制电压的部分

标签: VerilogHDL 自动增益控制模块分发布者:zxc28287176上传时间:2015-07-08
VHDL的序列检测源代码

标签: VHDL 序列检测源代码发布者:stuoju上传时间:2015-07-07
BurchED B5-X300 Spartan2e using XC2S300e device Top level file for 6809 compatible system on a chi

标签: compatible 300 Spartan2e BurchED 发布者:liyusheng1983上传时间:2015-07-07