欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
完整的用VERILOG语言开发的USB2.0 IP核源代码
完整的用VERILOG语言开发的USB2.0 IP核源代码
VHDL/FPGA/Verilog
203 K
104 次下载
2015-07-09
资源详细信息
文件格式
RAR
文件大小
203 K
资源分类
VHDL/FPGA/Verilog
上传者
feitiandy001
发布时间
2015-07-09 10:33
下载统计
104
次
所需积分
2 积分
完整的用VERILOG语言开发的USB2.0 IP核源代码 - 资源详细说明
完整的用VERILOG语言开发的USB2.0 IP核源代码,包括文档、仿真文件
完整的用VERILOG语言开发的USB2.0 IP核源代码 - 源码文件列表
本资源包含 62 个源码文件
支持在线预览,点击文件名即可查看
1
entries
查看源码
2
repository
查看源码
3
root
查看源码
4
entries
查看源码
5
repository
查看源码
6
root
查看源码
7
entries
查看源码
8
repository
查看源码
9
root
查看源码
10
entries
查看源码
11
repository
查看源码
12
root
查看源码
13
entries
查看源码
14
repository
查看源码
15
root
查看源码
查看完整源码列表 (共 62 个文件) →
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 完整的用VERILOG语言开发的USB2.0 IP核源代码
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#Verilog
#USB2.0
#IP核
#FPGA
相关VHDL/FPGA/Verilog资源推荐
1
完整的用
Verilog
语言开发的
USB2.0
IP核
源代码
完整的用Verilog语言开发的USB2.0 IP核源代码,包括文档、仿真文件...
2015-07-09
104 次
1313 浏览
2
完整的用
Verilog
语言开发的
USB2.0
IP核
源代码,包括文档
完整的用Verilog语言开发的USB2.0 IP核源代码,包括文档...
2017-05-14
85 次
1122 浏览
3
USB2.0
IP核
,ASIC,
FPGA
可用,
Verilog
HDL源代码
USB2.0 IP核,ASIC,FPGA可用,Verilog HDL源代码...
2022-06-25
9 次
1955 浏览
4
CAN_IPCore CAN协议的
IP核
源代码
Verilog
语言
CAN_IPCore CAN协议的IP核源代码 Verilog 语言...
2016-01-07
148 次
1346 浏览
5
LDPC的完整c语言开发源程序代码
LDPC的完整c语言开发源程序代码,可以直接运行,没有错误,里面含有文件: construct_matrix.cpp decode.cpp encode.cpp Gaussian_channe...
2016-06-05
86 次
1081 浏览
6
完整的TCP/IP源代码
完整的TCP/IP源代码,可以用在LINUX或VXWORKS进行数据通信设备的开发上...
2015-04-23
149 次
1086 浏览
7
USB2.0
的
Verilog
源代码,包含完整的源代码,没有测试激励文件
USB2.0的Verilog源代码,包含完整的源代码,没有测试激励文件...
2013-12-17
121 次
1102 浏览
8
USB2.0
的
IP核
USB2.0的IP核,可在QuartusII或MaxPlusII环境下实现编译和生成IP核...
2014-01-05
155 次
1069 浏览
9
BIST 电路
IP核
的VHDL语言源代码
BIST 电路IP核的VHDL语言源代码,需要的开发环境是QUARTUS II 6.0。...
2013-12-15
151 次
1099 浏览
10
SoC-Wishbone System
IP核
的VHDL语言源代码
SoC-Wishbone System IP核的VHDL语言源代码,需要的开发环境是QUARTUS II 6.0。...
2014-01-13
97 次
1079 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源