二进制数据或者频率信号选择器

提供《串口调试工具,可以选择二进制,ASCII或16进制的数据,进行发送接收》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 49 K），包含相关硬件原理图参考、开发文档或源代码工程。

数据选择器，半加器，3-8译码器vhd源代码。是最近学校的实验内容。我要成会员，所以都发上来供大家参考。

提供《二进制数字调制信号ook,2psk,2fsk信号及其频谱》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 2 K），包含相关硬件原理图参考、开发文档或源代码工程。

提供《8选1数据选择器》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 127 K），包含相关硬件原理图参考、开发文档或源代码工程。

VHDL编写的4选一数据选择器 entity mux41a is port(a,b:in std_logic; s1,s2,s3,s4:in std_logic; y: out std_logic); end entit...

该程序实现的是四选一数据选择的功能，比较简单的实现