数据选择器

提供《8选1数据选择器》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 127 K），包含相关硬件原理图参考、开发文档或源代码工程。

VHDL编写的4选一数据选择器 entity mux41a is port(a,b:in std_logic; s1,s2,s3,s4:in std_logic; y: out std_logic); end entit...

该程序实现的是四选一数据选择的功能，比较简单的实现

verilog语言，2选1数据选择器

选择器设计，包括详细设计方法，源程序，PROTEUS仿真电路。

实验四 译码器和数据选择器一、 实验目的熟悉集成译码器、数据选择器，了解其应用二、 实验器材双踪示波器74LS139