verilog，hdl的循环冗余码的编码解码器，里面有三个文档。
标签： verilog
上传时间： 2014-11-29
上传用户：chfanjiang
本书简要介绍了Verilog硬件描述语言的基础知识，包括语言的基本内容和基本结构 ，以及利用该语言在各种层次上对数字系统的建模方法。书中列举了大量实例，帮助读者掌握语言本身和建模方法，对实际数字系统设计也很有帮助。本书是Verilog hdl的初级读本，适用于作为计算机、电子、电气及自控等专业相关课程的教材，也可供有关的科研人员作为参考书。
标签： Verilog 硬件描述语言 基础知识
上传时间： 2013-12-20
上传用户：vodssv
有两个，一个用Vhdl编写的I2C，一个Verilog hdl语言编写的
标签：
上传时间： 2014-12-21
上传用户：李梦晗
基于FPGA设计数字锁相环，提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-hdl建模方案
标签： FPGA 数字锁相环
上传时间： 2013-12-25
上传用户：dyctj
异步串行通信Uart接口设计，Verilog hdl程序，嵌入式必备哦
标签： Uart 异步串行通信 接口设计
上传时间： 2016-06-23
上传用户：qb1993225
SD卡读取音频数据，由VGA显示。Verilog hdl语言编写，适用DE2实验箱
标签： SD卡 读取 音频数据
上传用户：xuanchangri
介绍了一种采用硬件控制的自动数据采集系统的设计方法，包括数字系统自顶向下的设计思路、Verilog hdl对系统硬件的描述和状态机的设计以及MAX+PLUSII开发软件的仿真。设计结果表明：该采集系统具有很高的实用价值，极大地提高了系统的信号处理能力。
标签： 硬件 控制 数据采集系统 自动
上传时间： 2016-07-01
上传用户：czl10052678
ＦＰＧＡ实现全数字锁相环，利用硬件描述评议verilog hdl，顶层文件ＤＰＬＬ．Ｖ
标签： 全数字 锁相环
上传时间： 2014-01-09
上传用户：1159797854
CAN总线IPCORE，采用Verilog hdl语言实现。
标签： IPCORE CAN 总线
上传用户：ve3344
这是一个在MAX II CPLD利用FT245BM 模块实现USB传输的读写程序，用的是Verilog hdl语言
标签： CPLD MAX 245 USB
上传时间： 2014-01-01
上传用户：lingzhichao
