北大微电子学系于敦山老师的课件，介绍Verilog hdl、Cadence Verilog仿真器、可综合的Verilog hdl、设计举例、自动布局布线工具、Verilog的词汇约定等内容
标签： 微电子学
上传时间： 2013-11-25
上传用户：chenbhdt
这个是在UNIX下，运用在集成电路设计中重要的两个步骤ＤＡ和ＤＣ．这个里面十分详细的介绍这两个软件，设计到ＵＮＩＸ的语言和Verilog hdl语言.
标签： UNIX
上传时间： 2013-12-16
上传用户：xieguodong1234
运用FPGA控制AD9957的操作，调试过，运用VERILOG hdl编写
标签： FPGA 9957 AD 控制
上传时间： 2014-10-31
上传用户：dave520l
三位全加器的源代码，和测试代码，用Verilog hdl实现的！
标签： 全加器 源代码
上传时间： 2013-12-22
上传用户：erkuizhang
ami码编码，使用hdl语言编写，带有说明文档和测试代码
标签： ami 编码
上传时间： 2016-05-05
上传用户：sz_hjbf
802.3an ldpc码编码、译码设计，使用VERILOG hdl语言编写，包括测试代码，
标签： 802.3 ldpc an 编码
上传时间： 2014-01-08
上传用户：爺的气质
an-103005-vgagen.zip是一个VGA显示控制器，是verilog hdl 编制的
标签： 103005 vgagen VGA zip
上传时间： 2014-01-13
上传用户：上善若水
编写testbench的超好教程，网上这种资料比较少。(Kluwer) Writing Testbenches--Functional Verification of hdl Models.pdf
标签： testbench 编写 教程
上传时间： 2014-01-05
上传用户：Miyuki
FPGA设计全流程：Modelsim>>Synplify.Pro>>ISE 第一章 Modelsim编译Xilinx库 第二章 调用Xilinx CORE-Generator 第三章 使用Synplify.Pro综合hdl和内核 第四章 综合后的项目执行 第五章 不同类型结构的仿真
标签： Modelsim Xilinx gt CORE-Generato
上传时间： 2016-05-21
上传用户：15736969615
本文首先讨论了以太网介质访问控制MAC的功能和工作过程。接着介绍了以太网MAC芯片的一种设计方案，对MAC的功能进行了逻辑划分。据此可以用Verilog hdl或Vhdl来加以描述，并进一步用FPCA或ASIC来加以实现，也可做成以太网MAC核.
标签： MAC 以太网 介质 访问控制
上传时间： 2016-05-29
上传用户：semi1981
