先入先出缓冲存储器,采用verilog hdl...
直接频率合成器,采用verilog hdl...
模数变换器,采用verilog hdl编写...
十六位的除法器,采用verilog hdl...
曼彻斯特编码实现,verilog HDL 做的,我也是从网上下的...
加载登录表单中...
加载注册表单中...
加载表单中...
登录后即可使用!
确认要退出登录吗?
退出后需要重新登录才能下载资源