虫虫虫开发者社区

上传资源

使用Verilog语言编写

VHDL/FPGA/Verilog 20 K 90 次下载 2015-12-25

资源详细信息

文件格式

RAR

文件大小

20 K

资源分类

VHDL/FPGA/Verilog

上传者

发布时间

2015-12-25 20:01

下载统计

90 次

所需积分

2 积分

使用Verilog语言编写 - 资源详细说明

使用Verilog语言编写，把FPGA配置成一个fifo

使用Verilog语言编写 - 源码文件列表

本资源包含 23 个源码文件支持在线预览，点击文件名即可查看

1

rcvr_tb.v

2

uart4_top.v

3

rcvr.v

4

uart4_top_tb.v

5

baud.v

6

dpram_16x8.v

7

dpram16x8.v

8

baud1.v

9

dpraml_16x8.v

10

txmit.v

11

fifo.v

12

rcvr_old.v

13

txmit1.v

14

inter.v

15

rcvr_lattice.v

查看完整源码列表 (共 23 个文件) →

温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载使用Verilog语言编写

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

下载说明与使用指南

下载说明

本资源需消耗 2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用

使用说明

下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用

积分获取方式

上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →

相关技术标签

点击标签浏览更多相关VHDL/FPGA/Verilog资源：

#Verilog #FPGA #FIFO #数字逻辑 #硬件描述语言

相关VHDL/FPGA/Verilog资源推荐