移位运算器SHIFTER 使用Verilog HDL 语言编写 - 免费下载

VHDL/FPGA/Verilog资源文件大小：127 K

📋 资源详细信息

文件格式

RAR

所属分类

VHDL/FPGA/Verilog

上传用户

hlwang523

上传时间

2014-01-16 17:58

文件大小

127 K

所需积分

2 积分

推荐指数

⭐⭐⭐⭐⭐ (5/5)

💡 温馨提示：本资源由用户 hlwang523 上传分享，仅供学习交流使用。如有侵权，请联系我们删除。

资源简介

移位运算器SHIFTER 使用Verilog HDL 语言编写，其输入输出端分别与键盘/显示器LED 连接。移位运算器是时序电路，在J钟信号到来时状态产生变化， CLK 为其时钟脉冲。由S0、S1 、M 控制移位运算的功能状态，具有数据装入、数据保持、循环右移、带进位循环右移，循环左移、带进位循环左移等功能。 CLK 是时钟脉冲输入，通过键5 产生高低电平M 控制工作模式， M=l 时带进位循环移位，由键8 控制CO 为允许带进位移位输入，由键7 控制:S 控制移位模式0-3 ，由键6 控制，显示在数码管LED8 上 D[7..0]是移位数据输入，由键2 和1 控制，显示在数码管2 和1 上 QB[7..0]是移位数据输出，显示在数码管6 和5 上:cn 是移位数据输出进位，显示在数码管7 上。

源码文件列表

📂 共 59 个源码文件点击文件名可在线查看源代码

1 📄

shifter.done

大小: 26 B

📦 移位运算器SHIFTER 使用Verilog HDL 语言编写 - 免费下载

📋 资源详细信息

📄 资源简介

💻 源码文件列表

💾 立即下载此资源

📖 资源说明

📥 下载说明

📦 使用说明

🎁 积分获取

🏷️ 相关标签

🔗 相关资源推荐

移位运算器SHIFTER 使用Verilog HDL 语言编写 - 免费下载

资源简介

源码文件列表

立即下载此资源

资源说明

相关标签

相关资源推荐