欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
采用Verilog HDL语言编写的步进电机位置系统
采用Verilog HDL语言编写的步进电机位置系统
VHDL/FPGA/Verilog
1435 K
84 次下载
2016-03-21
资源详细信息
文件格式
RAR
文件大小
1435 K
资源分类
VHDL/FPGA/Verilog
上传者
ATT320
发布时间
2016-03-21 20:01
下载统计
84
次
所需积分
2 积分
采用Verilog HDL语言编写的步进电机位置系统 - 资源详细说明
采用Verilog HDL语言编写的步进电机位置系统,实现步进电机的定速、加速、减速、定位,且速率和加减速度都能做到连续可调的程序,对控制类相关的学习者价值很高
采用Verilog HDL语言编写的步进电机位置系统 - 源码文件列表
本资源包含 100 个源码文件
支持在线预览,点击文件名即可查看
1
fdiv.sim.rpt
查看源码
2
fdiv.tan.summary
查看源码
3
fdiv.qpf
查看源码
4
fdiv.vwf
查看源码
5
fdiv.pin
查看源码
6
fdiv.map.summary
查看源码
7
fdiv.v
查看源码
8
fdiv.fit.summary
查看源码
9
fdiv.pof
查看源码
10
fdiv.fit.eqn
查看源码
11
fdiv.qws
查看源码
12
fdiv.map.rpt
查看源码
13
fdiv.bsf
查看源码
14
fdiv.map.eqn
查看源码
15
fdiv.flow.rpt
查看源码
查看完整源码列表 (共 100 个文件) →
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 采用Verilog HDL语言编写的步进电机位置系统
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#Verilog
#FPGA
#步进电机控制
相关VHDL/FPGA/Verilog资源推荐
1
采用
Verilog
HDL语言编写的步进电机位置系统
采用Verilog HDL语言编写的步进电机位置系统,实现步进电机的定速、加速、减速、定位,且速率和加减速度都能做到连续可调的程序,对控制类相关的学习者价值很高...
2016-03-21
84 次
1054 浏览
2
步进电机位置系统 步进电机位置系统block symbol file 步进电机位置系统的
Verilog
HDL程序设计 已编译通过
步进电机位置系统 步进电机位置系统block symbol file 步进电机位置系统的Verilog HDL程序设计 已编译通过...
2014-01-03
180 次
1109 浏览
3
采用
Verilog
HDL语言编写的直流电动机控制系统
采用Verilog HDL语言编写的直流电动机控制系统,主要完成直流电动机的速度控制,典型的三闭环(位置、转速和电流反馈)直流电机控制系统,对控制类相关的学习者价值很高...
2014-01-19
144 次
1095 浏览
4
采用
Verilog
HDL语言编写的交通灯控制系统
采用Verilog HDL语言编写的交通灯控制系统,这是一个完整的毕设课题,分别有分频、显示译码、倒计时和动态显示驱动模块,实用价值很高,...
2016-03-21
191 次
1110 浏览
5
采用
Verilog
HDL语言编写的实用电梯控制器
采用Verilog HDL语言编写的实用电梯控制器,这是一个在实验室里模拟的项目,分为主控制器与分控制器,主控制器完成运行方向、显示楼层、关开电梯门、与分控制器通讯等功能;分控制器是在每一层的设备,实...
2014-01-23
121 次
1107 浏览
6
采用
Verilog
HDL语言编写的数字频率计
采用Verilog HDL语言编写的数字频率计,被测波形分别为方波、三角波和正弦波;采用6个数码管显示结果,三档量程可调,工程价值很高,...
2016-03-21
106 次
1154 浏览
7
采用
Verilog
HDL语言编写的曼彻斯特码
采用Verilog HDL语言编写的曼彻斯特码, 文件列表: help md.v md_tf.v me.v me_tf.v med.v...
2016-12-08
150 次
1102 浏览
8
移位运算器SHIFTER 使用
Verilog
HDL 语言编写
移位运算器SHIFTER 使用Verilog HDL 语言编写,其输入输出端分别与键盘/显示器LED 连接。移位运算器是时序电路,在J钟信号到来时状态产生变化, CLK 为其时钟脉冲。由S0、S1 、...
2014-01-16
86 次
1114 浏览
9
采用
Verilog
HDL语言编写的多功能数字钟
采用Verilog HDL语言编写的多功能数字钟,包括四个功能:时间显示与设置、秒表、闹钟、日期显示与设置,源代码对FPGA和CPLD学习者价值很高,...
2016-03-21
108 次
1108 浏览
10
本程序(状态机)使用
Verilog
HDL语言编写
本程序(状态机)使用Verilog HDL语言编写,并通过QuestaSim仿真。...
2013-12-26
40 次
1054 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源