源码文件
Release 7.1i - xst H.38 Copyright (c) 1995-2005 Xilinx, Inc. All rights reserved. --> Parameter TMPDIR set to __projnav CPU : 0.0…
Active+HDL 源代码
汇集 Active+HDL 相关的电路原理图、PCB工程文件、单片机/FPGA源代码、数据手册与应用设计方案。
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 47 / 50 页
源码文件
Release 7.1i - xst H.38 Copyright (c) 1995-2005 Xilinx, Inc. All rights reserved. --> Parameter TMPDIR set to __projnav CPU : 0.0…
源码文件
Release 7.1i - xst H.38 Copyright (c) 1995-2005 Xilinx, Inc. All rights reserved. --> Parameter TMPDIR set to __projnav CPU : 0.0…
源码文件
Release 7.1i - xst H.38 Copyright (c) 1995-2005 Xilinx, Inc. All rights reserved. --> Parameter TMPDIR set to __projnav CPU : 0.0…
源码文件
Release 7.1i - xst H.38 Copyright (c) 1995-2005 Xilinx, Inc. All rights reserved. --> Parameter TMPDIR set to __projnav CPU : 0.0…
源码文件
{ "Info" "IQEXE_SEPARATOR" "" "Info: *******************************************************************" { } { } 3 0 "*********…
源码文件
Warning (10236): Verilog HDL Implicit Net warning at usb_port.v(162): created implicit net for "irq"
源码文件
Warning (10236): Verilog HDL Implicit Net warning at usb_port.v(162): created implicit net for "irq"
源码文件
@TM:1215572020 @N: BN225 :"":0:0:0:-1|Writing default property annotation file E:\Easy FPGA030\UART\synthesis\uart_test.map. @TM…
源码文件
#-- Synplicity, Inc. #-- Version 9.0 #-- Project file E:\programer_new\UART\project\synthesis\run_options.txt #-- Written on Tu…