提供《小例子,关于Verilog HDL语言的一些小练习,可供参考.》完整VHDL/FPGA/Verilog工程技术资料下载(归档大小 361 K),包含相关硬件原理图参考、开发文档或源代码工程。
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」,二进制/媒体文件请下载压缩包后使用
1
FILE
count4.v
176 B
包内组件
2
FILE
adder4.acf
15.3 KB
包内组件
3
FILE
aoi.v
107 B
包内组件
4
FILE
adder4.v
146 B
包内组件
5
FILE
transcript
432 B
包内组件
6
FILE
count4_tp.v
356 B
包内组件
7
FILE
adder4.ndb
446 B
包内组件
8
FILE
adder_tp.v
421 B
包内组件
9
FILE
adder4.hif
1.5 KB
包内组件