源码文件
Warning (10236): Verilog HDL Implicit Net warning at uart_regs.v(115): created implicit net for "rf_overrun"
Active+HDL 源代码
汇集 Active+HDL 相关的电路原理图、PCB工程文件、单片机/FPGA源代码、数据手册与应用设计方案。
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 45 / 50 页
源码文件
Verilog HDL On-line Quick Reference, by Sutherland HDL, Inc., Copyright 1997
源码文件
Release 9.1i - xst J.30 Copyright (c) 1995-2007 Xilinx, Inc. All rights reserved. --> Parameter TMPDIR set to ./xst/projnav.tmp C…
源码文件
{ "Info" "IQEXE_SEPARATOR" "" "Info: *******************************************************************" { } { } 3 0 "*********…
源码文件
function edgedemo(action, varargin) % 子函数： % InitializeEDGEDEMO - 初始化图像、控件、轴 % ComputeEdgeMap - 调用edge.m计算原始图像的边缘图 % Sele…
源码文件
m255 K3 13 cModel Technology dD:\altera\90\modelsim_ae\examples vuart_txd_vlg_check_tst !s100 3ATRSS66kEWXQABZ_@?fM3 I>^
源码文件
@TM:1188210254 @W: BN153 :"":0:0:0:-1|View "prim", Cell "NGMUX", Port "CLK0": remove clock marking @W: BN153 :"":0:0:0:-1|View "…
源码文件
Selecting top level module LCD_Top @N: CG364 :"D:\Libero\Synplify\Synplify_862H\lib\proasic\fusion.v":2043:7:2043:9|Synthesizing …
源码文件
AHDL2BLF ABEL-HDL Processor PSDabel-CPLD 6.20 Copyright 1983-1994 Data I/O Corp. All Rights Reserved.
源码文件
AHDL2BLF ABEL-HDL Processor PSDabel-CPLD 6.20 Copyright 1983-1994 Data I/O Corp. All Rights Reserved.