源码文件
Release 6.2i - xst G.28 Copyright (c) 1995-2004 Xilinx, Inc. All rights reserved. --> Parameter TMPDIR set to __projnav CPU : 0.0…
Active+HDL 源代码
汇集 Active+HDL 相关的电路原理图、PCB工程文件、单片机/FPGA源代码、数据手册与应用设计方案。
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 39 / 50 页
源码文件
Release 6.2i - xst G.28 Copyright (c) 1995-2004 Xilinx, Inc. All rights reserved. --> Parameter TMPDIR set to __projnav CPU : 0.0…
源码文件
Warning (10273): Verilog HDL warning at i2c_tbuf.v(76): extended using "x" or "z"
源码文件
Release 6.2i - xst G.28 Copyright (c) 1995-2004 Xilinx, Inc. All rights reserved. --> Parameter TMPDIR set to __projnav CPU : 0.0…
源码文件
Release 6.2i - xst G.28 Copyright (c) 1995-2004 Xilinx, Inc. All rights reserved. --> Parameter TMPDIR set to __projnav CPU : 0.0…
源码文件
Release 7.1i - xst H.38 Copyright (c) 1995-2005 Xilinx, Inc. All rights reserved. --> Parameter TMPDIR set to __projnav CPU : 0.0…
源码文件
Release 7.1i - xst H.38 Copyright (c) 1995-2005 Xilinx, Inc. All rights reserved. --> Parameter TMPDIR set to __projnav CPU : 0.0…
源码文件
@TM:1211332026 @N: BN225 :"":0:0:0:-1|Writing default property annotation file H:\fpga_test\cmos_fifo_usb\synthesis\cmos_fifo_usb…
源码文件
#Build: Synplify 8.8A1, Build 015R, Apr 16 2007 #install: C:\Libero\Synplify\Synplify_88A1 #OS: Windows XP 5.1 #Hostname: ZHOUH…
源码文件
Selecting top level module cmos_fifo_usb @N: CG364 :"C:\Libero\Synplify\Synplify_88A1\lib\proasic\proasic3.v":1705:7:1705:9|Synth…