源码文件
set search_path " \ . \ ./vhdl \ ./hdl \ ./sl …
Active+HDL 源代码
汇集 Active+HDL 相关的电路原理图、PCB工程文件、单片机/FPGA源代码、数据手册与应用设计方案。
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 35 / 50 页
源码文件
Release 7.1.04i - xst H.42 Copyright (c) 1995-2005 Xilinx, Inc. All rights reserved. --> Parameter TMPDIR set to __projnav CPU : …
源码文件
EC66 中国电子技术信息网 - 中文版Verilog HDL简明教程(1、2）
源码文件
Release 7.1i - xst H.38 Copyright (c) 1995-2005 Xilinx, Inc. All rights reserved. --> Parameter TMPDIR set to __projnav CPU : 0.0…
源码文件
Release 7.1i - xst H.38 Copyright (c) 1995-2005 Xilinx, Inc. All rights reserved. --> Parameter TMPDIR set to __projnav CPU : 0.0…
源码文件
Release 7.1i - xst H.38 Copyright (c) 1995-2005 Xilinx, Inc. All rights reserved. --> Parameter TMPDIR set to __projnav CPU : 0.0…
源码文件
function fm_open(varargin) % FM_OPEN open a PSAT user defined component from a script % % FM_OPEN by itself opens a component aski…
源码文件
function fm_new % FM_NEW open and initialize variables and global structures for UDM % % FM_NEW % %Author: Federico Milano %Dat…
源码文件
function check_model = sim2psat(varargin) % SIM2PSAT convert Simulink models into PSAT data files % % CHECK = SIM2PSAT % CH…
源码文件
function fig = fm_snap(varargin) % FM_SNAP create GUI for Snapshot settings % % HDL = FM_SNAP() % %Author: Federico Milano %Dat…