您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog

VHDL/FPGA/Verilog 8194个

本文介绍了使用verilog语言进行硬件设计的一些基本技巧

标签: verilog 语言硬件设计基本技巧发布者:judydance上传时间:2015-03-15
VHDL黄金版

标签: VHDL 发布者:lichao0516上传时间:2015-03-14
这是一段控制1394芯片的cpld的verilog程序,可以参考,在实际项目中已经采用.

标签: verilog 1394 cpld 控制发布者:SnowCat上传时间:2015-03-14
包含UART口的VERILOG源程序

标签: VERILOG UART 源程序发布者:flyhack007上传时间:2015-03-14
基于FPGA设计ADC0809采样控制器原代码

标签: FPGA 0809 ADC 采样发布者:tanghui2008上传时间:2015-03-14
Vhdl实现计算exp功能在apex20k上经过验证

标签: Vhdl apex 20k exp 发布者:yl810406上传时间:2015-03-13
maxplus2为开发环境 vhdl编写的扫描程序

标签: maxplus2 vhdl 开发环境编写发布者:atom0722上传时间:2015-03-13
maxplus2为开发环境 vhdl编写的键盘程序

标签: maxplus2 vhdl 开发环境编写发布者:qq735970242上传时间:2015-03-13
vhdl描述的显示代码 maxplus2开发环境

标签: maxplus2 vhdl 代码开发环境发布者:lichao0516上传时间:2015-03-13
开发环境：maxplus2 a/d convortor

标签: convortor maxplus2 开发环境发布者:kuaile13y上传时间:2015-03-13
该文件用在CPLD上的

标签: CPLD 发布者:guoliushuan上传时间:2015-03-13
verilog

标签: verilog 发布者:bilika上传时间:2015-03-12
4x4键盘模块。这个文件包括普通的键盘设计方案说明和相关的原程序。

标签: 4x4 键盘模块方案发布者:RR15133422795上传时间:2015-03-11
我上期做的VHDL设计方案

标签: VHDL 设计方案发布者:lxwcqq上传时间:2015-03-10
verilog编写的alu模块

标签: verilog alu 编写模块发布者:pangyi上传时间:2015-03-09
verilog编写的流水线模块

标签: verilog 编写流水线模块发布者:gsxyndll上传时间:2015-03-09
verilog编写的32位浮点加法器

标签: verilog 编写浮点加法器发布者:KMPlayer33上传时间:2015-03-09
用verilog编写在FLEX10K上实现的简易CPU

标签: verilog FLEX 10K CPU 发布者:shangranc上传时间:2015-03-09
verilog编写实用多功能电子表

标签: verilog 编写多功能电子表发布者:sun67512945上传时间:2015-03-09
fpga学习中常用的缩略语

标签: fpga 缩略语发布者:nihao464667180上传时间:2015-03-09
VHDL ip core的设计

标签: VHDL core ip 发布者:chayangccc上传时间:2015-03-09
做EDA的

标签: EDA 发布者:xujinliner上传时间:2015-03-09
数字频率计(试验报告)适合初学者参考

标签: 数字频率计报告初学者发布者:zhou28上传时间:2015-03-07
循环冗余校验码(试验报告)

标签: 循环冗余校验码报告发布者:QQ上传时间:2015-03-07
VHDL与源代码包

标签: VHDL 源代码发布者:gbefg152上传时间:2015-03-07
lattice的串口仿真的程序

标签: lattice 串口仿真程序发布者:joyman上传时间:2015-03-06
VHDL实现的超前进位加法器

标签: VHDL 进位加法器发布者:stuoju上传时间:2015-03-04
VHDL语言基本数学运算库

标签: VHDL 语言运算发布者:wuqunzhen上传时间:2015-03-04
有用的VHDL源代码

标签: VHDL 源代码发布者:a22aa11a上传时间:2015-03-04
四位除法器的VHDL源程序

标签: VHDL 除法器源程序发布者:yufei66900上传时间:2015-03-02