您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog

VHDL/FPGA/Verilog 8194个

我用过的verilog hdl写的SDRAM core源程序,经过测试应用

标签: verilog SDRAM core hdl 发布者:edan1181上传时间:2015-03-31
结合XILINXCPLD所做的模拟RS232通信verilog源程序

标签: XILINXCPLD verilog 232 RS 发布者:c_word上传时间:2015-03-31
标准的异步串口通讯设计程序——基于VHDL编程

标签: VHDL 标准异步串口通讯设计发布者:wjm197811上传时间:2015-03-31
用verilog编写的网卡芯片rtl级。前仿后仿都通过了

标签: verilog rtl 编写网卡芯片发布者:liuhong22008上传时间:2015-03-31
自已写的一个16X16的乘法器

标签: 16X16 乘法器发布者:susanxuwenjun上传时间:2015-03-31
在MAXPLUSII下实现BOOTH算法

标签: MAXPLUSII BOOTH 算法发布者:downloader_006上传时间:2015-03-28
该工程文件实现ARM系统中CPLD的逻辑工作

标签: CPLD ARM 工程发布者:dingjuan_01上传时间:2015-03-28
本文通过大量的例子讲解VHDL。对于初学者来说是一本非常好的教材

标签: VHDL 初学者教材发布者:fitnes51上传时间:2015-03-28
减1计数器一、设计要求用Verilog HDL语言设计一个计数器。要求计数器具有异步置位/复位功能

标签: Verilog 计数器 HDL 减发布者:sun67512945上传时间:2015-03-28
这是一个Verilog HDL编写的RISC cpu的程序

标签: Verilog RISC HDL cpu 发布者:wugu0上传时间:2015-03-26
VHDL硬件描述语言教学 VHDL硬件描述语言教学 VHDL硬件描述语言教学

标签: VHDL 硬件描述语言发布者:mislrb上传时间:2015-03-25
verilog hdl教程135例:verilog hdl语言类似于C语言

标签: verilog hdl 135 C语言发布者:C69222090上传时间:2015-03-24
用FPGA实现IIC通讯的主控端

标签: FPGA IIC 通讯主控发布者:fengkuangyidao上传时间:2015-03-24
Verilog&Vhdl混语言对SDRAM的控制源代码

标签: Verilog SDRAM Vhdl 语言发布者:xxjjyy1237上传时间:2015-03-23
verilog实现ALU的源代码

标签: verilog ALU 源代码发布者:wuliaowenti上传时间:2015-03-23
EDA中常用模块VHDL程序

标签: VHDL EDA 模块程序发布者:littlefish上传时间:2015-03-22
EDA中很重要的小程序

标签: EDA 程序发布者:lc1230z上传时间:2015-03-22
印制线路板设计经验点滴

标签: 印制线路板设计经验点滴发布者:cnnotes上传时间:2015-03-21
这个是vhdl的彩灯实例程序

标签: vhdl 彩灯实例程序发布者:wujiahui1pm上传时间:2015-03-21
数字电子钟此数字电子钟具有的功能包括： 1. 计时

标签: 数字电子钟计时发布者:abc171abc171上传时间:2015-03-21
2. You may use this core in any way, be it academic, commercial, or -- military. Modified or not.

标签: commercial Modified academic military 发布者:jihengzhang上传时间:2015-03-20
硬件设计vhdl_cpu1,1. You may copy and distribute verbatim copies of this core, as long -- as this file,

标签: this distribute vhdl_cpu verbatim 发布者:Lxb500上传时间:2015-03-20
这个是专门用在ALtera第二代PLD MAXII上的16位微处理器IP核

标签: ALtera MAXII PLD IP核发布者:delsboy上传时间:2015-03-20
自己编的一个分频器的程序模版虽然原理很简单

标签: 分频器程序模版发布者:multicolor上传时间:2015-03-20
NiosII_Exercises_Ver3,this niosII 3.o for cyclone

标签: NiosII_Exercises_Ver cyclone niosII this 发布者:hushanlyn上传时间:2015-03-19
乘法器是硬件设计中的很常见也很重要的一个模块

标签: 乘法器硬件设计模块发布者:IsabellaJ上传时间:2015-03-18
讲述了dds直接数字频率合成的基本原理

标签: dds 数字频率合成发布者:lixuecheng上传时间:2015-03-18
数字密码引爆器的输入描述：1、在开始输入密码以前的等待状态

标签: 密码输入数字等待发布者:lizibb上传时间:2015-03-17
FFT变换的IP核的源代码 VHDL~

标签: VHDL FFT 变换 IP核发布者:a195767236上传时间:2015-03-15
Computer Architecture Handbook on Verilog HDL

标签: Architecture Computer Handbook Verilog 发布者:singwolf上传时间:2015-03-15