减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能,可以进行自增和自减计数,其计数周期为2^N(N为二进制位数)。 二、设计原理 输入/输出说明: d:异步置数数据输入; q:当前计数器数据输出; clock:时钟脉冲; count_en:计数器计数使能控制(1:计数/0:停止计数); updown:计数器进行自加/自减运算控制(1:自加/0:自减); load_d
资源简介:减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能,可以进行自增和自减计数,其计数周期为2^N(N为二进制位数)。 二、设计原理 输入/输出说明: d:异步置数数据输入; q:当前计数器数据输出; clock:时钟脉冲...
上传时间: 2015-03-27
上传用户:zycidjl
资源简介:本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.
上传时间: 2013-12-03
上传用户:moerwang
资源简介:我们的课程设计,三层电梯控制器模拟程序.用Verilog HDL语言编写
上传时间: 2016-10-31
上传用户:xuanchangri
资源简介:16阶FIR滤波器--本设计用Verilog HDL语言串行DA算法实现16阶有限频率响应滤波器!
上传时间: 2016-11-25
上传用户:moshushi0009
资源简介:ADO 程序员参考 ADO 支持用于建立基于客户端/服务器和 Web 的应用程序的主要功能。其主要优点是易于使用、高速度、低内存支出和占用磁盘空间较少。ADO 同时具有远程数据服务 (RDS) 功能,通过 RDS 可以在一次往返过程中实现将数据从服务器移动到客户端应用程...
上传时间: 2014-01-01
上传用户:nanshan
资源简介:ADO 程序员参考 ADO 支持用于建立基于客户端/服务器和 Web 的应用程序的主要功能。其主要优点是易于使用、高速度、低内存支出和占用磁盘空间较少。ADO 同时具有远程数据服务 (RDS) 功能,通过 RDS 可以在一次往返过程中实现将数据从服务器移动到客户端应用程...
上传时间: 2013-12-25
上传用户:凌云御清风
资源简介:这是一个用Verilog HDL语言编写的交通灯程序。可以用Quartus II运行。
上传时间: 2013-08-19
上传用户:alex wang
资源简介:用Verilog HDL 语言编写的播放梁祝的程序
上传时间: 2015-05-23
上传用户:zuozuo1215
资源简介:用Verilog HDL 语言写的在LCD液晶上显示文字的源程序
上传时间: 2014-01-26
上传用户:a3318966
资源简介:本文件提供了用Verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.
上传时间: 2013-12-17
上传用户:ynwbosss
资源简介:actel A3P250 fpga用Verilog HDL语言实现串口功能的源代码
上传时间: 2013-12-22
上传用户:aa17807091
资源简介:Verilog HDL语言的PPT教程。包括简介、逻辑概念、语法和示例。
上传时间: 2013-12-07
上传用户:liglechongchong
资源简介:是几个用Verilog HDL语言编写的源代码(里面包括实现滤波器等),对想学习这个语言的朋友很有帮助!
上传时间: 2016-05-22
上传用户:ouyangtongze
资源简介:这是一个用Verilog HDL语言编写的交通灯程序。可以用Quartus II运行。
上传时间: 2014-01-12
上传用户:tonyshao
资源简介:用Verilog HDL产生正弦阶梯波。加da即可输出正弦波
上传时间: 2014-01-17
上传用户:wkchong
资源简介:这是我用Verilog HDL语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度.
上传时间: 2013-11-28
上传用户:jjj0202
资源简介:Verilog HDL语言设计的交通灯设计
上传时间: 2017-02-01
上传用户:671145514
资源简介:RTL 异步数据传送模块 用Verilog HDL 语言描述 输入为八比特数据,执行操作后异步每比特输出。
上传时间: 2013-12-23
上传用户:lht618
资源简介:用Verilog HDL语言编写的家用空调温度控制器,可实现手动,自动控制两种模式,并可实现报警功能。
上传时间: 2013-12-23
上传用户:894898248
资源简介:XILINX大学合作教材-Verilog+HDL程序设计与实践
上传时间: 2022-03-28
上传用户:lw125849842
资源简介:有实验结果,用MOSIN6编写的,是Verilog HDL语言实现的. 练习三 利用条件语句实现计数分频时序电路 实验目的: 1. 掌握条件语句在简单时序模块设计中的使用; 2. 学习在Verilog模块中应用计数器; 3. 学习测试模块的编写、综合和不同层次的仿真。 练习四 ...
上传时间: 2016-11-19
上传用户:mhp0114
资源简介:传说中的c语言四书五经:一、The C Programming Language C程序设计语言(第2版·新版) 二、Pointers on C C和指针 三、Expert C Programming C专家编程 四、C Traps and Pitfalls C陷阱与缺陷 五、《C语言接口设计与实现》
上传时间: 2016-02-12
上传用户:GavinNeko
资源简介:FIR数字滤波器设计–利用模拟滤波器的设计结果 –用较少的阶数达到所要求的幅度特性
上传时间: 2013-12-12
上传用户:邶刖
资源简介: 设计与验证Verilog HDL【作者:王诚、吴继华;出版社:人民邮电出版社】 本书以实例讲解的方式对HDL语言的设计方法进行介绍。全书共分9章,第1章至第3章主要介绍了Verilog HDL语言的基本概念、设计流程、语法及建模方式等。
上传时间: 2013-11-19
上传用户:bjgaofei
资源简介:程序设计:Flyangel 用到了vb.net c# asp.net xml等 最大特别是核心功能组件化. 特色: 强大的后台管理功能 支持二级分类 支持匿名投稿 超强用户权限设置
上传时间: 2014-01-20
上传用户:zhangliming420
资源简介:1.简介 本程序是用纯C语言编的一个基于菜单命令行的数据库系统。可以创建多个数据库,数据库表,字段。其中字段的类型只能为整形,浮点型,字符型和字符串型(最大长度确定,不能改变)。 2.功能 a)数据库存储: 一个数据库存储于一个文件中,打开文件将数...
上传时间: 2013-12-19
上传用户:离殇
资源简介:使用场景设计测试用例使用场景设计测试用例使用场景设计测试用例
上传时间: 2013-12-20
上传用户:sdq_123
资源简介:使用FPGA控制蜂鸣器的程序,用Verilog HDL设计,可以是蜂鸣器发出各种不同的声音
上传时间: 2013-12-21
上传用户:wendy15
资源简介:基于Verilog-HDL的硬件电路的实现 9.2 具有LCD显示单元的可编程单脉冲发生器 9.2.1 LCD显示单元的工作原理 9.2.2 显示逻辑设计的思路与流程 9.2.3 LCD显示单元的硬件实现 9.2.4 可编程单脉冲数据的BCD码化 9.2.5 task的使用...
上传时间: 2014-06-23
上传用户:xc216
资源简介:用vHDL硬件语言设计的16位cpu,上传的压缩包既包含源代码又包含详细的文档说明。
上传时间: 2015-10-27
上传用户:refent