我用过的verilog hdl写的SDRAM core源程序,经过测试应用 - 免费下载

VHDL/FPGA/Verilog资源 文件大小：29 K

📋 资源详细信息

文件格式
RAR
所属分类
VHDL/FPGA/Verilog
上传用户
上传时间
文件大小
29 K
所需积分
2 积分
推荐指数
⭐⭐⭐⭐⭐ (5/5)

💡 温馨提示：本资源由用户 edan1181 上传分享，仅供学习交流使用。如有侵权，请联系我们删除。

资源简介

我用过的verilog hdl写的SDRAM core源程序,经过测试应用

源码文件列表

📂 共 8 个源码文件 点击文件名可在线查看源代码

1 📋
inc.h
大小: 9.54 KB
查看源码
2 📄
sdram.v
大小: 17.83 KB
查看源码
3 📄
micro.v
大小: 11.52 KB
查看源码
4 📄
sdramcnt.v
大小: 22.87 KB
查看源码
5 📋
tst_inc.h
大小: 5.1 KB
查看源码
6 📄
hostcont.v
大小: 17.87 KB
查看源码
7 📄
readme
大小: 9.54 KB
查看源码
8 📄
tst_ inc.v
大小: 5.1 KB
查看源码
💡
温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载此资源

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

资源说明

📥 下载说明

  • 下载需消耗 2积分
  • 24小时内重复下载不扣分
  • 支持断点续传
  • 资源永久有效

📦 使用说明

  • 下载后用解压软件解压
  • 推荐 WinRAR 或 7-Zip
  • 如有密码请查看说明
  • 解压后即可使用

🎁 积分获取

  • 上传资源获得积分
  • 每日签到免费领取
  • 邀请好友注册奖励
  • 查看详情 →

相关标签

点击标签查看更多相关资源：

相关资源推荐

1

我用过的verilog hdl写的SDRAM core源程序,经过测试应用

我用过的verilog hdl写的SDRAM core源程序,经过测试应用...
2015-03-31 116 次下载 1106 次浏览
2

用verilog hdl写的数字时钟,已经在开发板上验证过的,绝对原创,使用数码管进行显示!

用verilog hdl写的数字时钟,已经在开发板上验证过的,绝对原创,使用数码管进行显示!...
2013-12-03 89 次下载 1107 次浏览
3

用verilog hdl写的操作SRAM的源码

用verilog hdl写的操作SRAM的源码...
2015-02-07 134 次下载 1075 次浏览
4

用verilog hdl 写的数字示波器的源代码

用verilog hdl 写的数字示波器的源代码，其中还包括VGA控制源代码...
2014-03-07 76 次下载 1058 次浏览
5

这是用verilog hdl写的可调占空比分频控制器

这是用verilog hdl写的可调占空比分频控制器，可以挂在Avalon总线上使用...
2016-11-01 48 次下载 1056 次浏览
6

用verilog hdl写的VGA驱动

用verilog hdl写的VGA驱动，在FPGA上实测可用（实际上是别人的劳动成果，呵呵）。...
2014-01-15 197 次下载 1059 次浏览
7

用verilog hdl 写的时钟程序

用verilog hdl 写的时钟程序，在DE2上实现了。...
2017-07-11 50 次下载 1200 次浏览
8

verilog hdl写的利用fpga控制ad7865进行多路ad数据采集的程序源代码。

verilog hdl写的利用fpga控制ad7865进行多路ad数据采集的程序源代码。...
2016-03-09 198 次下载 1312 次浏览
9

真正可以用的匈牙利算法 我校赛的时候用过 很不错 不过写的不够简洁

真正可以用的匈牙利算法 我校赛的时候用过 很不错 不过写的不够简洁...
2013-11-25 143 次下载 1079 次浏览
10

用于生成GF(2^m)有限域中乘法器的verilog hdl源文件的C程序

用于生成GF(2^m)有限域中乘法器的verilog hdl源文件的C程序...
2016-01-15 77 次下载 1419 次浏览