欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
自已写的一个16X16的乘法器
自已写的一个16X16的乘法器
VHDL/FPGA/Verilog
3 K
139 次下载
2015-03-31
资源详细信息
文件格式
RAR
文件大小
3 K
资源分类
VHDL/FPGA/Verilog
上传者
susanxuwenjun
发布时间
2015-03-31 10:05
下载统计
139
次
所需积分
2 积分
自已写的一个16X16的乘法器 - 资源详细说明
自已写的一个16X16的乘法器,速度比较慢。初学者练习练习!
自已写的一个16X16的乘法器 - 源码文件列表
本资源包含 5 个源码文件
支持在线预览,点击文件名即可查看
1
adder_2.vhd
查看源码
2
adder_4.vhd
查看源码
3
mul_16.vhd
查看源码
4
part_mul.vhd
查看源码
5
adder_8.vhd
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 自已写的一个16X16的乘法器
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#乘法器
#16X16
#数字电路
相关VHDL/FPGA/Verilog资源推荐
1
自已写的一个
16X16
的
乘法器
自已写的一个16X16的乘法器,速度比较慢。初学者练习练习!...
2015-03-31
139 次
1189 浏览
2
自已用MATLAB写的一个blob Detection
自已用MATLAB写的一个blob Detection,是期未project....
2016-09-21
61 次
1038 浏览
3
一个用VerilogHDL语言编写的8X8的
乘法器
一个用VerilogHDL语言编写的8X8的乘法器...
2015-07-22
70 次
1116 浏览
4
一个用VHDL语言编写的
乘法器
程序
一个用VHDL语言编写的乘法器程序,望大家多多支持啊。...
2015-12-09
169 次
1118 浏览
5
用VHDL写的一个32位并行
乘法器
的源代码
用VHDL写的一个32位并行乘法器的源代码,已经过验证,可以直接使用...
2014-01-06
28 次
1170 浏览
6
SD MMC 的一个读卡程序,大家可以自已写一个读卡器
SD MMC 的一个读卡程序,大家可以自已写一个读卡器...
2017-06-13
104 次
1060 浏览
7
这是个自己写的一个此法分析器
这是个自己写的一个此法分析器,头次写这个,希望大家赏脸。...
2013-12-24
47 次
1067 浏览
8
由verilog编写的
乘法器
由verilog编写的乘法器,通过两个文件的调用实现。由于子模块的调用使得程序简化了许多。...
2014-08-29
146 次
1064 浏览
9
自已写的一个linux下ping命令的源程序。
自已写的一个linux下ping命令的源程序。...
2015-08-08
155 次
1082 浏览
10
16X16
的点阵程序!自己写的!说的过去!
16X16的点阵程序!自己写的!说的过去!...
2013-12-16
63 次
1071 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源