提供《用复杂可编程逻辑器件(CPLD)实现的数字钟控系统》完整VHDL/FPGA/Verilog工程技术资料下载(归档大小 6 K),包含相关硬件原理图参考、开发文档或源代码工程。
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」,二进制/媒体文件请下载压缩包后使用
1
FILE
vz_ver4.cdf
201 B
包内组件
2
FILE
vz_ver4.ucf
11.4 KB
包内组件
3
FILE
vz_ver4.ctl
296 B
包内组件
4
FILE
vz_ver4.gyd
1.4 KB
包内组件
5
FILE
vz_ver4.mod
847 B
包内组件
6
FILE
vz_ver4.vm6
80.4 KB
包内组件
7
FILE
vz_ver4.rpt
21.6 KB
包内组件
8
FILE
vz_ver4.data
1.8 KB
包内组件
9
FILE
vz_ver4.tim
12.4 KB
包内组件
10
FILE
vz_ver4.bld
1.3 KB
包内组件
11
FILE
time_sim.edn
271.7 KB
包内组件
12
FILE
vz_ver4.xbt
42.6 KB
包内组件